“J·D·维尔利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]高密度电路模块-CN200810009614.0有效
发明人： J·W·卡迪;J·维德尔;D·L·罗珀;J·D·维尔利;J·道登;J·布奇勒 -专利权人：斯塔克特克集团有限公司
申请日： 2002-10-25 - 公布日： 2008-09-24 - 主分类号： H01L25/00 文献下载
摘要：本发明涉及高密度电路模块。本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。
高密度电路模块

[发明专利]芯片尺寸层叠系统和方法-CN02826187.9有效
发明人： J·W·卡迪;J·维德尔;D·L·罗珀;J·D·维尔利;J·道登;J·布奇勒 -专利权人：斯塔克特克集团有限公司
申请日： 2002-10-25 - 公布日： 2005-04-20 - 主分类号： H05K7/06 文献下载
摘要：本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。
芯片尺寸层叠系统方法