“Ｋ·Ｓ·Ｍ·布赫尔加德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]信号处理单元-CN94193766.6无效
发明人： Ｋ·Ｓ·Ｍ·布赫尔加德;Ｔ·Ｌ·豪林 -专利权人：艾利森电话股份有限公司
申请日： 1994-10-03 - 公布日： 2002-11-27 - 主分类号： H04L7/04 文献下载
摘要：传送信号(2′)的入比特位受一个第一时钟信号(3)的时控，传送信号(4)的出比特位也受该第一时钟信号(3)的精确时控，而且信号处理过程在单元内进行的一个信号处理单元要求有信号(2′)的比特位和时钟信号(3′)的时钟脉冲存在。与第一时钟信号(3)有相同频率的第二时钟信号(3′)的时钟脉冲控制在单元内进行的信号处理。在单元内通过改变第二时钟信号(3′)的时钟脉冲的时间关系使之与信号(2′)的比特位同步来实现对内部信号处理的同步要求，因为经这种处理后的数据信号(4′)能够存储在缓冲器电路(19)中，在这儿可以改变处理后的信号(4′)的时控关系，使之在作为输出信号(4)出现之前与第一时钟信号(3)的时钟脉冲(3a，3b)同步。
信号处理单元

[发明专利]信号接收和信号发送单元-CN94193764.X无效
发明人： Ｋ·Ｓ·Ｍ·布赫尔加德;Ｊ·Ｕ·庭斯博格;Ｍ·Ｌ·Ｂ·林德布洛姆;Ｈ·蒋 -专利权人：艾利森电话股份有限公司
申请日： 1994-10-03 - 公布日： 2002-06-26 - 主分类号： H04L12/54 文献下载
摘要：本发明包括信号接收和信号发送单元(61)，适用于把以第一传输速率接收的载有信息的信号(70c)转换为以不同于第一传输速率的第二传输速率发送的载有信息的信号(70d′)。几个可供使用的输入端，每个输入端适合于与其余输入端的传输速率不同的传输速率，其中的一个信号接收输入端(70c、70d、70e)可根据出现在一个或多个控制导线(71)上的信号被连接(93)到几个可供使用的输出端(70d′、70e′)中的一个信号发送输出端，其中，每个输出端(70d′、70e′)适合于与其余输出端的传输速率不同的传输速率，其中所选择的控制导线和/或所选择的信号信息选择和开始具有所选定的转换指数的转换模式。
信号接收发送单元

[发明专利]多路复用/多路解复用单元-CN94193770.4无效
发明人： Ｋ·Ｓ·Ｍ·布赫尔加德;Ｈ·蒋 -专利权人：艾利森电话股份有限公司
申请日： 1994-10-03 - 公布日： 2001-08-08 - 主分类号： H04J14/00 文献下载
摘要：本发明涉及一个构成集成电路和构成硅表面的子表上的模块，例如数字Bi－ＣＭＯＳ电路并利用该电路上的一个ＣＭＯＳ区的多路复用／多路解复用单元，其中硅表面的第一子平面包含第一阵列（４１′）的信号输入和输出电路，第二子平面包含第二阵列（４１″）的输入和输出电路。在第一第二子平面的硅表面上或以某种合适的方式放置一个区域，用于承载控制逻辑电路（５１），存储器（５２），缓冲电路（５３），同步电路装置（５４）和必需的导线并在多路复用和多路解复用信号时都完成处理信号、存储信号和发送所选的输出电路上已处理过的信号的功能。
多路复用多路解复用单元

[发明专利]同步电路装置-CN94193769.0无效
发明人： Ｋ·Ｓ·Ｍ·布赫尔加德 -专利权人：艾利森电话股份有限公司
申请日： 1994-10-03 - 公布日： 2001-02-21 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及一个同步电路装置，它包括在接收组成数据包的比特流的一个多路复用／多路解复用单元（１）中。不断选择每个被发送数据包的连续比特序列中一个预定部分的比特位和比特值，以使预定校验计算得出一个预定值（例如“Ｄ”）。计算对应一个连续比特序列的预定部分并属于各个接收数据包的连续比特序列之值，以确定校验计算得出预定值的范围。当取得一致结果时，通过一个连续比特序列预定部分的比特序列就认为确定了两个相邻数据包的边界。每个输入比特流借助于控制模块或控制逻辑（４，９），通过在各比特流的串－并变换器（３）中插入与同步对应的时间延迟来实现同步。同步、并行格式比特流（２５）可以通过控制模块或控制逻辑（４）送到存储器（５），存储器再通过缓冲器电路和并－串转换器将比特流送至输出连接（８）。$#!
同步电路装置