“黄苒”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果52个，建议您升级VIP下载更多相关专利

[发明专利]数模转换器校准方法、装置和显示设备-CN202311116693.6在审
发明人：马飞;赵博华;黄苒;孙雷 -专利权人：北京数字光芯集成电路设计有限公司
申请日： 2023-09-01 - 公布日： 2023-10-03 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及电数字数据处理技术领域，本发明实施例公开了一种数模转换器校准方法、装置和显示设备，其中所述方法包括：向待校准DAC输入第一类型校准序列；将所述待校准DAC输出的模拟信号转换为第一数字信号；根据所述第一类型校准序列的各个数值和所述第一数字信号的各个数值之间的第一差值得到静态误差；向所述待校准DAC输入第二类型校准序列；将所述待校准DAC输出的模拟信号转换为第二数字信号；根据所述第二类型校准序列的各个数值、所述第二数字信号的各个数值以及对应的所述静态误差之间的第二差值得到动态误差，使DAC得到准确的模拟输出值，解决了DAC模拟输出精度不高的问题，满足了高精度数模转换应用场景的需求。
数模转换器校准方法装置显示设备

[发明专利]快速数据写入的电流型像素单元电路、方法、组合及阵列-CN202010638852.9有效
发明人：赵博华;黄苒 -专利权人：天津中科新显科技有限公司
申请日： 2020-07-06 - 公布日： 2023-09-22 - 主分类号： G09G3/32 文献下载
摘要：本发明提供一种快速数据写入的电流型像素单元电路、方法、组合及阵列，快速数据写入的电流型像素单元电路，包括：一像素驱动电路以及连接于所述像素驱动电路的写入电流调整电路，所述写入电流调整电路用于对像素驱动电路的写入电流进行调整，从而提高其数据写入速度。本发明设置有一写入电流调整电路，通过该写入电流调整电路对像素驱动电路的写入电流进行调整，从而提高其数据写入速度。
快速数据写入电流像素单元电路方法组合阵列

[发明专利]一种提高数据写入速度的电流型像素单元电路及方法-CN202010638853.3有效
发明人：赵博华;黄苒 -专利权人：天津中科新显科技有限公司
申请日： 2020-07-06 - 公布日： 2023-09-12 - 主分类号： G09G3/32 文献下载
摘要：本发明提供一种提高数据写入速度的电流型像素单元电路及方法，该电路包括：一像素驱动电路，用于对发光器件进行驱动；一写入电流调整电路，连接于所述像素驱动电路，对像素驱动电路的写入电流进行调整；以及一调整控制电路；连接于写入电流调整电路，对写入电流调整电路的开启以及关闭进行控制。本发明在像素驱动电路上增加一写入电流调整电路，通过该写入电流调整电路对像素驱动电路的写入电流进行调整，调高写入速度；同时设置有一调整控制电路，对写入电流调整电路的开启以及关闭进行控制，使得本发明的电路在提高像素驱动电路的写入电流的同时，不影响其驱动电流。
一种提高数据写入速度电流像素单元电路方法

[发明专利]一种通用型轨到轨输入缓冲器电路-CN202110569941.7有效
发明人：孙伟;赵博华;黄苒 -专利权人：天津中科新显科技有限公司
申请日： 2021-05-24 - 公布日： 2023-08-08 - 主分类号： H03F1/30 文献下载
摘要：本发明提供一种通用型轨到轨输入缓冲器电路，包括缓冲主模块、与缓冲主模块旁侧电性连接的两组跨导补偿模块，每组跨导补偿模块均电性连接有一开关管偏置电路，开关管偏置电路用于防止某一共模电平条件下两组跨导补偿模块同时使能，缓冲主模块电性连接有共模电平检测模块，共模电平检测模块用于改变开关管栅极电平。本发明通过设置跨导补偿模块，使输入共模电平较高或较低的条件下，通过增加导通输入管电流源的电流来增大缓冲器的增益；通过增加共模电平检测模块来改变开关管栅极电平，提高了开关速度，且开关管栅极电压也由自偏置的偏置电路构成，省去了外部固定偏置电压源，使整个缓冲器为自偏置状态，提高了缓冲器模块的可移植性。
一种通用型轨到轨输入缓冲器电路

[发明专利]一种核电厂棒位探测器原边线圈模拟装置-CN202210036762.1在审
发明人：黄苒;曹迎锋;杨晓灵;赵兵;游冬朝;程瑞辰;王力;张鹏飞;赵清;李铁柱;张强;贾晨光 -专利权人：中核控制系统工程有限公司
申请日： 2022-01-13 - 公布日： 2023-07-25 - 主分类号： G21C17/10 文献下载
摘要：本发明涉及电磁感应领域，尤其涉及一种核电厂棒位探测器原边线圈模拟装置。所述装置，包括：壳体，壳体的面板上设置有调节旋钮，所述壳体内部设置有变压器，固定电阻，可调电阻，固定电阻串联在变压器原边线圈回路中，可调电阻串联在变压器的副边线圈回路中，变压器的原边线圈包括若干抽头，分别与所述调节旋钮对应的不同档位连接分别与不同的所述调节旋钮对应连接；航空插头，航空插头的不同引脚通过软质导线分别接入变压器原边线圈回路及变压器副边线圈回路。本发明保证棒位系统顺利完成相关功能的测试，保障其满足棒位系统设计要求。
一种核电厂探测器边线模拟装置

[发明专利]一种应用于显示驱动的高精度电流缩放电路及缩放方法-CN202010643676.8有效
发明人：赵博华;黄苒 -专利权人：天津中科新显科技有限公司
申请日： 2020-07-06 - 公布日： 2023-06-06 - 主分类号： G09G3/3208 文献下载
摘要：本发明提供一种应用于显示驱动的高精度电流缩放电路及缩放方法，应用于显示驱动的高精度电流缩放电路包括一电流镜缩放电路，以及连接于该电流镜缩放电路的输出端的补偿电路，用于对电流镜缩放电路输出端的电压进行补偿。在本发明中，电流镜缩放电路与像素单元电路之间连接有一补偿电路，通过该补偿电路对电流镜缩放电路的输出端的电压进行补偿；使得电流镜缩放电路中两个晶体管的漏源电压基本一致，从而保证了电流缩放电路具有较精确的电流缩放比。
一种应用于显示驱动高精度电流缩放电路方法

[发明专利]一种微显示面板像素驱动电路-CN202310196361.7有效
发明人：赵博华;黄苒;孙雷 -专利权人：北京数字光芯集成电路设计有限公司
申请日： 2023-03-03 - 公布日： 2023-04-25 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、第三晶体管M2、耦合电容CC、发光元件和调整电容CS；所述第一晶体管M1的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述第三晶体管M2为PMOS管时，其栅极连接微显示面板的第一扫描信号线SCAN；所述第三晶体管M2为NMOS管时，其栅极连接微显示面板的第二扫描信号线SCANB。
一种显示面板像素驱动电路

[发明专利]应用于微显示面板的电压输入型像素驱动电路-CN202310196354.7有效
发明人：赵博华;黄苒;孙雷 -专利权人：北京数字光芯集成电路设计有限公司
申请日： 2023-03-03 - 公布日： 2023-04-18 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种应用于微显示面板的电压输入型像素驱动电路，所述电压输入型像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、耦合电容CC、发光元件和MUX信号选通单元；所述第一晶体管M1的栅极连接微显示面板的扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述驱动晶体管MD的源极连接于发光元件的一端，所述发光元件的另一端连接公共电压VCOM，所述第二晶体管MR在外部偏置电压VBIAS的作用下处于常开状态。
应用于显示面板电压输入像素驱动电路

[发明专利]半导体器件的评估方法-CN201810799311.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-30 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算漏结电容；以及根据漏结电容评估所述半导体器件的可靠性。可根据所述漏结电容评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]半导体器件的评估方法-CN201810799303.2有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-20 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[实用新型]一种核电厂棒位探测器原边线圈模拟装置-CN202220083487.4有效
发明人：黄苒;曹迎锋;杨晓灵;赵兵;游冬朝;程瑞辰;王力;张鹏飞;赵清;李铁柱;张强;贾晨光 -专利权人：中核控制系统工程有限公司
申请日： 2022-01-13 - 公布日： 2022-10-21 - 主分类号： G21C17/10 文献下载
摘要：本实用新型涉及电磁感应领域，尤其涉及一种核电厂棒位探测器原边线圈模拟装置。所述装置，包括：壳体，壳体的面板上设置有调节旋钮，所述壳体内部设置有变压器，固定电阻，可调电阻，固定电阻串联在变压器原边线圈回路中，可调电阻串联在变压器的副边线圈回路中，变压器的原边线圈包括若干抽头，分别与所述调节旋钮对应的不同档位连接分别与不同的所述调节旋钮对应连接；航空插头，航空插头的不同引脚通过软质导线分别接入变压器原边线圈回路及变压器副边线圈回路。本实用新型保证棒位系统顺利完成相关功能的测试，保障其满足棒位系统设计要求。
一种核电厂探测器边线模拟装置

[实用新型]一种核电厂用便携式CRDM信号转接测量装置-CN202220080596.0有效
发明人：杨晓灵;曹迎锋;黄苒;赵兵;游冬朝;程瑞辰;王力;张鹏飞 -专利权人：中核控制系统工程有限公司
申请日： 2022-01-13 - 公布日： 2022-08-19 - 主分类号： G01R27/02 文献下载
摘要：本实用新型属于信号转接测量技术领域，具体涉及一种核电厂用便携式CRDM信号转接测量装置。A面布置棒控驱动机构绝缘测试转接接口，B面布置棒位探测器绝缘电阻测试转接接口。A面预留一支6芯的航空插头，与反应堆顶棒控连接器相匹配。B面预留一支16芯和一支19芯的航空插头，上下排列。方便用户完成CRDM线圈和棒位探测器线圈电阻的绝缘测试工作。
一种核电厂便携式 crdm 信号转接测量装置

[发明专利]一种百万千瓦核电厂棒控系统板件自动化测试装置及方法-CN202011610497.0在审
发明人：王栋;黄苒;李铁柱;赵兵;王眷卫;赵爽;梁柱;张旭昭;刘超;王力 -专利权人：中核控制系统工程有限公司
申请日： 2020-12-30 - 公布日： 2022-07-01 - 主分类号： G21C17/00 文献下载
摘要：一种百万千瓦核电厂棒控系统板件自动化测试装置，包括棒控最小系统、自动化测试模块、网络互连模块、机柜交流空开、外部电源系统开关；其中棒控最小系统包括PLC7、变压器、棒控卡件及机箱、模拟负载，变压器、模拟负载均通过硬接线连接棒控卡件及机箱，棒控卡件及机箱通过硬接线连接PLC；PLC通过网络连接交换机；自动化测试模块包括测试机箱、NI设备，测试机箱通过硬接线连接NI设备，NI设备通过网络连接交换机。
一种百万千瓦核电厂系统自动化测试装置方法

[发明专利]半导体器件及其制造方法-CN201811613682.8有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-12-27 - 公布日： 2022-04-22 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；外延层，位于衬底上；栅介质层，位于外延层上；栅极，位于栅介质层上；源区与漏区，分别位于栅极两侧；漂移区，位于外延层中，并与栅极的一侧相邻，漂移区与漏区位于栅极的同一侧；以及屏蔽环，至少覆盖漂移区与栅极相邻的部分，半导体器件还包括位于漂移区中的第一掺杂区，第一掺杂区与屏蔽环的位置对应，其中，衬底与外延层为第一掺杂类型，源区、漏区、漂移区、以及第一掺杂区为第二掺杂类型，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。该半导体器件通过在漂移区中设置第一掺杂区从而提高了半导体器件的击穿电压，同时降低了器件的导通电阻，优化了半导体器件的性能。
半导体器件及其制造方法

[发明专利]LDMOS器件及其制造方法-CN201910149287.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2019-02-28 - 公布日： 2022-02-08 - 主分类号： H01L21/336 文献下载
摘要：公开了一种LDMOS器件及其制造方法，包括形成衬底以及位于衬底上方的外延层，衬底与外延层具有第一导电类型；在外延层中形成下沉区，下沉区至少部分接触衬底；在外延层中形成具有第一导电类型的埋层，埋层覆盖下沉区；在外延层上依次形成栅氧化层以及栅极；在栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区，漂移区远离下沉区；分别在沟道区形成源区，在漂移区形成漏区，源区通过下沉区与衬底连接，埋层形成于栅极靠近源区的一侧。本发明通过光刻注入一中等掺杂浓度的与沟道区导电类型一致的埋层，埋层位于沟道下方并覆盖下沉区，使得寄生晶体管内的基区电阻下降，避免了因寄生晶体管开启烧毁器件。
ldmos 器件及其制造方法

1
2
3
4
下一页»
尾页
共 52 条