|
|
钻瓜专利网为您找到相关结果 149个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN202310317325.1在审
-
叶家宏;黄国有;宋文清;吕思慧
-
友达光电股份有限公司
-
2023-03-29
-
2023-06-27
-
H01L27/12
- 本发明公开一种半导体装置，其包括基板、第一导电层、第一绝缘层、栅极结构、半导体层以及第二绝缘层。第一导电层设置于基板上。第一绝缘层设置于第一导电层上。栅极结构设置于第一绝缘层之上。半导体层设置于第一绝缘层与栅极结构之间。半导体层包括沟道区、第一重掺杂区、第二重掺杂区以及至少一轻掺杂区。沟道区重叠于栅极结构。第一重掺杂区与第二重掺杂区分别位于沟道区的两侧。至少一轻掺杂区位于第一重掺杂区与沟道区之间或第二重掺杂区与沟道区之间，以在沟道区的两侧形成不对称的掺杂结构。第二绝缘层设置于半导体层与栅极结构之间。
- 半导体装置
- [发明专利]电路基板-CN202111647868.7有效
-
叶家宏;黄国有
-
友达光电股份有限公司
-
2021-12-30
-
2023-06-27
-
G09F9/30
- 一种电路基板，包括基板、主动元件、第一信号线、第二信号线、遮蔽电极、数据线、像素电极以及共用电极。第一信号线电性连接主动元件，且包括主体部以及连接主体部的连接部。主体部沿着第一方向延伸。第二信号线沿着第二方向延伸。第二信号线电性连接至连接部。遮蔽电极在基板的法线方向上重叠于连接部。遮蔽电极与该第二信号线属于相同的导电层。数据线电性连接主动元件。共用电极电性连接至遮蔽电极。
- 路基
- [发明专利]显示面板-CN202110249955.0有效
-
蔡艾茹;黄国有;陈茂松
-
友达光电股份有限公司
-
2021-03-08
-
2023-06-02
-
H01L27/12
- 一种显示面板，包括第一基板、多条扫描线、多条数据线、多个主动元件、第一绝缘层、第二绝缘层以及多个像素电极。多条扫描线及多条数据线设置于第一基板上。多个主动元件分别电性连接对应的扫描线及对应的数据线。第一绝缘层配置于第一基板上且具有多个开口，其中多条扫描线与多条数据线分别围绕对应的开口。第二绝缘层覆盖于多条扫描线、多条数据线、多个主动元件、第一绝缘层及第一基板上。第二绝缘层包括平坦部、凸台部及沟槽。平坦部覆盖开口，沟槽围绕凸台部，且凸台部的顶面高度高于平坦部的顶面高度。多个像素电极分别电性连接对应的主动元件。
- 显示面板
- [发明专利]电子装置-CN202110259971.8有效
-
王睦凯;黄国有;陈茂松
-
友达光电股份有限公司
-
2021-03-10
-
2023-06-02
-
H01L27/12
- 一种电子装置，包括基板、多条栅极线、多条数据线、多个像素结构、栅极转接线及转接结构。排列在同一行的多个像素结构按序与不同侧的数据线电性连接。栅极转接线所在的膜层与数据线所在的膜层相同。栅极转接线穿越像素结构及数据线之间而于基板上构成一跨线区域。转接结构所在的膜层不同于栅极转接线及数据线所在的膜层。在跨线区域中，栅极转接线及数据线的其中一者通过转接结构或像素结构的主动元件而跨越栅极转接线及数据线的另一者。
- 电子装置
- [发明专利]像素阵列基板-CN202110766361.7有效
-
王睦凯;蔡艾茹;黄国有;锺岳宏
-
友达光电股份有限公司
-
2021-07-07
-
2023-05-16
-
H01L27/12
- 一种像素阵列基板包括多条数据线、多条栅极线、多个像素结构及多条转接线。每一像素结构包括一薄膜晶体管、一像素电极及一桥接元件。多个像素结构排成多个像素列。每一数据线具有相对的第一侧与第二侧。一像素列的一像素结构的薄膜晶体管的源极与下一像素列的一像素结构的薄膜晶体管的源极电性连接至同一数据线。像素列的像素结构的薄膜晶体管的漏极与下一像素列的像素结构的薄膜晶体管的漏极位于同一数据线的第一侧。像素列的像素结构的像素电极与下一像素列的像素结构的像素电极分别位于同一数据线的第二侧及第一侧。像素列的像素结构的桥接元件跨越同一数据线及一转接线。
- 像素阵列
- [发明专利]像素阵列基板-CN202110773191.5有效
-
王睦凯;蔡艾茹;黄国有;锺岳宏
-
友达光电股份有限公司
-
2021-07-08
-
2023-04-28
-
H01L27/12
- 一种像素阵列基板包括多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组及多个桥接线组。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括沿第二方向排列的多条扫描线。多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括沿着第一方向排列的多条转接线。每一转接线组的多条转接线电性连接至对应的扫描线组的多条扫描线。多个桥接线组在结构上分离。每一桥接线组电性连接至对应的转接线组及对应的连接端子组。
- 像素阵列
- [发明专利]薄膜晶体管-CN202310062040.8在审
-
吕思慧;李长纮;黄国有;陈茂松
-
友达光电股份有限公司
-
2023-01-19
-
2023-03-17
-
H01L29/786
- 本发明公开了一种薄膜晶体管，包括底栅极、半导体层、顶栅极、第一辅助导电图案、源极及漏极。半导体层包括第一半导体区、第二半导体区、第一重掺杂区、第二重掺杂区、第三重掺杂区、第一浅掺杂区、第二浅掺杂区及第三浅掺杂区。第一重掺杂区位于第一半导体区与第二半导体区之间。第一重掺杂区及第二重掺杂区分别位于第一半导体区的两侧。第一重掺杂区及第三重掺杂区分别位于第二半导体区的两侧。第一浅掺杂区位于第一重掺杂区与第一半导体区之间。第二浅掺杂区位于第一半导体区与第二重掺杂区之间。第三浅掺杂区位于第二半导体区与第一重掺杂区之间。第二半导体区的两端分别直接地连接第三重掺杂区及第三浅掺杂区。顶栅极电性连接至底栅极。源极及漏极分别电性连接至半导体层的第三重掺杂区及第二重掺杂区。
- 薄膜晶体管
|
