专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果7个,建议您升级VIP下载更多相关专利
  • [发明专利]一种基于自定义指令的多核通信系统及方法-CN200910081341.5无效
  • 刘陆陆;霍晓方 - 北京中星微电子有限公司
  • 2009-04-02 - 2009-08-19 - G06F15/163
  • 本发明涉及多核通信领域,尤其涉及一种基于自定义指令的多核通信系统及方法。本发明通过自定义指令方式,在多核通信系统中实现CPU之间通信。在CPU(110)向CPU(120)发起通信时,CPU(110)将数据及自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析该自定义指令码并向CPU(120)发起中断,同时打断CPU(130)指令流水线。CPU(120)调用“接收数据”自定义指令并将自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析自定义指令码,并向CPU(120)发送数据,同时释放CPU(130)指令流水线。本发明的系统及方法提高了多核通信效率,具有重要的价值。
  • 一种基于自定义指令多核通信系统方法
  • [发明专利]一种用于行缓冲器的压缩方法-CN200710179485.5无效
  • 霍晓方 - 北京中星微电子有限公司
  • 2007-12-13 - 2008-06-18 - H04N1/41
  • 本发明披露了一种用于行缓冲器的压缩方法,以有效地利用行存储器的空闲空间,节省了资源。该方法包括将一行缓冲器划分为多个区域,该多个区域分别以横向和纵向的形式进行排列后形成阵列;逐行写入图像数据,直至最后一行;在将图像数据逐列写入到该最后一行的区域时,依次输出写满在位于同一列的区域上的图像数据直至位于该同一列上的各该区域全部为空;将以处于该阵列其中一个对角线上的多个区域为轴,将相对应的区域上的图像数据搬移到各该为空的区域。
  • 一种用于缓冲器压缩方法
  • [发明专利]中断处理方法及中断处理装置-CN200610081333.7无效
  • 霍晓方 - 北京中星微电子有限公司
  • 2006-05-18 - 2006-10-11 - G06F13/26
  • 本发明公开了一种中断处理方法,该方法在中断控制器中设置中断地址寄存器,该方法还包括以下步骤:A、将当前最高优先级中断申请的用户中断处理程序的起始地址写入中断地址寄存器,并将该最高优先级中断申请发送给CPU内核;B、CPU内核读取所述中断地址寄存器中的地址,并根据该地址执行所述用户中断处理程序。本发明大大缩短了CPU内核开始执行用户中断处理程序的时间,提高了CPU内核处理中断申请的效率,从而提高了SOC的整体性能。并且,本发明从系统中断处理程序的入口到各个用户中断处理程序的入口的执行时间是相同的。另外,本发明可以应用到一般的CPU内核和SOC中,具有一定的普遍性。
  • 中断处理方法装置
  • [发明专利]一种快速生成逻辑电路的方法-CN200510103217.6无效
  • 霍晓方 - 北京中星微电子有限公司
  • 2005-09-16 - 2006-03-01 - G06F17/50
  • 本发明公开了一种快速生成逻辑电路的方法。该方法的过程包括:生成集成电路模块的描述文档,所述描述文档对集成电路模块中的每个信号用信息记录逐条定义;读取描述文档中的信息记录,根据每条记录内容生成该记录所对应信号的逻辑代码,从而生成集成电路模块的逻辑代码;对集成电路模块的逻辑代码进行仿真和综合,生成逻辑电路。本发明的这种方法能自动生成可综合的RTL代码,减小人工参与的劳动量,避免不必要的错误,且代码风格统一,从而加快了ASIC芯片的开发速度。
  • 一种快速生成逻辑电路方法
  • [发明专利]一种AES加解密电路中Sbox模块优化方法及优化电路-CN200510085160.1无效
  • 杨柱;腰健勋;霍晓方 - 北京中星微电子有限公司
  • 2005-07-21 - 2006-01-11 - H04L9/06
  • 本发明涉及AES算法中Sbox模块优化方法及优化电路,通过对GF256求逆电路的优化减小AES算法电路实现的规模,功耗和电路实现成本。本发明的方法是在AES算法中Sbox模块的GF256求逆电路中,采取如下优化方法:(1)通过线性变换T将GF256上的元素X映射到GF16上的元素b,c;(2)构建相应的GF16,定义所述的GF16上的加法,乘法和求逆运算;(3)构造GF16上的元素的一次多项式,进行加法、乘法和求逆运算,得到GF16上的元素b,c的逆p,q;(4)构造一个线性变换T-1来实现GF16上的元素P,q到GF256上元素的映射,从而得到GF256上的元素X的逆Y=T-1·(p,q)。本发明还根据上述方法得到优化电路,其包括映射电路、GF16运算电路、以及逆映射电路。
  • 一种aes解密电路sbox模块优化方法
  • [发明专利]一种实现缓存去抖的大容量实时流处理方法-CN02119584.6无效
  • 霍晓方;朱培喻;张洁;林斌;马飞 - 华为技术有限公司
  • 2002-05-28 - 2003-12-24 - H04L12/56
  • 本发明涉及一种实现缓存去抖的大容量实时流处理方法,属于在分组网上传输实时流技术领域。首先接收实时流数据包后向队列调度发出写请求,以固定的时间间隔向发出读包请求,读写仲裁对读、写请求信号进行仲裁,并且启动读、写流程;读流程读取通道信息,从共享缓存中读取包数据,存入输出缓存;写流程读取通道信息,把包数据写入到共享缓存中。本发明方法中,省去了缓存去抖链表,避免了由于多个通道同时提出读语音包请求而引入的附加抖动;对通道位置和存储空间采用位置固定、容量平均的分配方式,因而处理性能稳定,而且各处理过程并行进行,大大增加了处理的缓存去抖通道数因而单通道成本低。
  • 一种实现缓存容量实时处理方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top