“陆维立”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备-CN202310833344.X在审
发明人： 陆维立;罗冬哲;张航 -专利权人：深圳市思远半导体有限公司
申请日： 2023-03-24 - 公布日： 2023-10-13 - 主分类号： H03K3/037 文献下载
摘要：本申请公开了一种时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备，时钟信号生成电路包括计时单元、逻辑单元、电压变换单元、振荡单元。计时单元用于接收时钟信号，并响应于时钟信号而执行至少一次计时操作。其中，每次计时操作的时长为第一预设时长，并且在计时单元执行计时操作时输出计时信号。逻辑单元基于计时信号确定第一预设时长，以及基于时钟信号处于第一电平的第一时长与第一预设时长输出控制信号。电压变换单元用于接收控制信号以输出电压信号，并基于控制信号调节电压信号。振荡单元用于接收电压信号以输出时钟信号，并基于电压信号调节时钟信号的频率。通过上述方式，能够提高时钟信号的稳定性。
时钟信号生成电路电荷泵锁相环芯片终端设备

[发明专利]时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备-CN202310293209.0有效
发明人： 陆维立;罗冬哲;张航 -专利权人：深圳市思远半导体有限公司
申请日： 2023-03-24 - 公布日： 2023-07-21 - 主分类号： H03K3/037 文献下载
摘要：本申请公开了一种时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备，时钟信号生成电路包括计时单元、逻辑单元、电压变换单元、振荡单元。计时单元用于接收时钟信号，并响应于时钟信号而执行至少一次计时操作。其中，每次计时操作的时长为第一预设时长，并且在计时单元执行计时操作时输出计时信号。逻辑单元基于计时信号确定第一预设时长，以及基于时钟信号处于第一电平的第一时长与第一预设时长输出控制信号。电压变换单元用于接收控制信号以输出电压信号，并基于控制信号调节电压信号。振荡单元用于接收电压信号以输出时钟信号，并基于电压信号调节时钟信号的频率。通过上述方式，能够提高时钟信号的稳定性。
时钟信号生成电路电荷泵锁相环芯片终端设备

[发明专利]一种减小沟道电荷注入效应的自举开关-CN202110777828.8有效
发明人： 陆维立;郭春炳;高钧达;孔祥键;简明朝;张春华;肖亦成;苑梦 -专利权人：广东工业大学
申请日： 2021-07-09 - 公布日： 2023-05-26 - 主分类号： H03K17/687 文献下载
摘要：本发明公开了一种减小沟道电荷注入效应的自举开关，包括输入端口、输出端口、电源电压、时序开关、多个NMOS晶体管和PMOS晶体管、2个电容；主要分为三部分，一是NMOS开关部分，二是PMOS开关部分，三是电容充放电通路；通过将PMOS晶体管与NMOS晶体管结合，在跟随相位到保持相位转换间，使NMOS管沟道中释放的电子与PMOS管沟道中释放的空穴结合，进而达到减小沟道电荷注入效应的效果，在实际的应用中，自举开关要达到一个比较快的速度，晶体管的栅宽同时也要设的比较大，为的就是有一个小的导通电阻，但同时沟道注入的影响也变大了，本发明的自举开关同时结合了PMOS型晶体管与NMOS型晶体管，能实现在较快速度下依然能将电荷注入影响降到最低。
一种减小沟道电荷注入效应开关

[发明专利]一种双反馈回路比较器-CN202011149366.7有效
发明人：杨德旺;郭春炳;陆维立;孔祥键;高钧达;简明朝 -专利权人：广东工业大学
申请日： 2020-10-23 - 公布日： 2023-01-20 - 主分类号： H03K5/24 文献下载
摘要：本发明公开了一种双反馈回路比较器，包括两个输入端口INP和INN，用于接收输入电压；两个输入端口OUTP和OUTN，用于输出电压；时序开关S1、S2、S3、S4、S5、S6、S7和S8，用于控制电路的时序；每个时序开关中均具有两个反向时钟，分别通过接收不同的时钟信号CLK、CLKB来控制时序开关的通断；NMOS晶体管M1、M2、M4、M6，以及PMOS晶体管M3、M5，与所述的时序开关共同构成双反馈回路。本发明采用开关控制时序输入输出，去掉预放大级，省掉尾MOS管，从而降低功耗。同时，在比较器比较阶段，通过开关引入双正反馈放大回路，从而保证足够比较器比较速率与分辨率。
一种反馈回路比较

[发明专利]一种适用于欠采样锁相环自动频率矫正电路及矫正方法-CN202110760825.3有效
发明人：孔祥键;郭春炳;高钧达;陆维立 -专利权人：广东工业大学
申请日： 2021-07-05 - 公布日： 2022-08-09 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种适用于欠采样锁相环自动频率矫正电路及矫正方法，利用了欠采样锁相环中带有死区的鉴相器的行为特征，对频率控制字进行判定，并利用了时序逻辑实现对控制字的自动校准；传统的闭环AFC是通过断开锁相环路对参考频率和输出频率计数对比一定时间内的脉冲数量来校准，其缺点是每次的校准都需要断开环路进行增加了锁定时间；开环AFC是通过比较器比较控制线电压Vctl来判断控制字是否校准，再通过时序逻辑来调整控制字，其缺点是利用了控制线电压Vctl，比较器的噪声会耦合到控制线给压控振荡器VCO提供更多的相位噪声；本发明避免了两者的缺点，使用了对带死区鉴相器输出脉冲计数的方式，实现了连续时间内欠采样锁相环的自动校准VCO控制字功能。
一种适用于采样锁相环自动频率矫正电路方法

[发明专利]基于动态接入反相器的低功耗积分器电路及其工作方法-CN202210585292.4在审
发明人：张春华;郭春炳;陆维立;高钧达;简明朝;苑梦 -专利权人：广东工业大学
申请日： 2022-05-26 - 公布日： 2022-08-05 - 主分类号： H03M1/00 文献下载
摘要：基于动态接入反相器的低功耗积分器电路及其工作方法，涉及模拟集成电路技术领域，包括动态偏置反相器、动态接入支路、采样电容及积分电容。本发明有益效果：本发明在传统的基于动态反相器的积分器电路的基础上增加了动态接入支路，当积分器工作在采样相时只需要很小的静态电流，而当积分器工作在积分相位时动态接入支路工作，给积分器提供较大的动态电流，使积分器的输出能快速建立，相比于传统基于动态偏置反相器的积分器电路，此积分器电路大大降低了积分器的静态功耗，能以极低的功耗得到较快速的输出响应。
基于动态接入反相器功耗积分器电路及其工作方法

[发明专利]一种低功耗高分辨率电容测量电路-CN202110042598.0有效
发明人：简明朝;郭春炳;孔祥键;陆维立;杨德旺;高钧达 -专利权人：广东工业大学
申请日： 2021-01-13 - 公布日： 2022-06-03 - 主分类号： G01R27/26 文献下载
摘要：本发明公开了一种低功耗高分辨率电容测量电路，包括模拟前端模块和数模转换器，其中：待测电容一端接地，另一端通过开关连接至所述模拟前端模块；所述模拟前端模块包括输入级、放大级和输出级，当所述开关闭合后，所述输入级通过电容分压将待测电容转换为相应的线性输出电压，线性输出电压经过放大级以提高电压输出摆幅，继而通过电流镜技术传送到所述输出级；将输出级输出的电压值保存在输出电容上，再经过所述数模转换器转换成数字信号后输出。本发明采用电容分压‑电流镜调节技术来检测被测电容的大小变化，有着高分辨的特点，同时具有功耗低、结构简单，易于实现，具有可全集成的优点。
一种功耗高分辨率电容测量电路

[发明专利]一种具有低导通电阻的高速自举开关-CN202110400292.8有效
发明人：高钧达;郭春炳;陆维立;孔祥键;杨德旺;简明朝 -专利权人：广东工业大学
申请日： 2021-04-14 - 公布日： 2022-05-10 - 主分类号： H03K17/04 文献下载
摘要：本发明公开了一种具有低导通电阻的高速自举开关，包括一个输入端口IN，用于接收输入电压；一个输出端口OUT，用于输出电压；电源电压VDD、时序开关CLK、反向时钟电压CLKR和CLKRB，共同用于控制电路的时序通断；13个NMOS晶体管以及2个PMOS晶体管、四个电容；高速自举开关整体包含时钟倍增电路、电荷泵电路、开关电路。本发明通过时钟倍增与电荷泵的结合，使开关MOS管栅源差从基本的VDD提高到2VDD，进而降低开关管导通电阻，提升开关管电压冗余度，实现优越的自举开关工作性能及高采样速率。
一种具有通电高速开关

1
共 8 条