“阙资展”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]锁相环电路及其操作方法以及子范围控制电路-CN202111337429.6在审
发明人：林昂生;张钧维;阙资展 -专利权人：联发科技股份有限公司
申请日： 2021-11-08 - 公布日： 2022-05-13 - 主分类号： H03L7/093 文献下载
摘要：本发明提供了一种锁相环(PLL)电路及其操作方法以及子范围控制电路。PLL电路包括时间数字转换器(TDC)、环路滤波器、数字控制振荡器(DCO)、反馈电路、∑‑Δ调制器(SDM)和预测电路。TDC包括相位检测器和处理电路。相位检测器根据输入频率信号和反馈信号产生充电电流信号。处理电路根据预测信号将与充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出。环路滤波器耦接至TDC，用以根据所述数字输出执行低通滤波操作。DCO根据环路滤波器的输出产生DCO频率信号。反馈电路根据DCO频率信号产生反馈信号。∑‑Δ调制器(SDM)根据反馈电路的信息及分数频率信息产生表示累积相移信息的相位信号至预测电路。预测电路根据相位信号产生预测信号。
锁相环电路及其操作方法以及范围控制电路

[发明专利]锁相环电路及数字时间转换器误差消除方法-CN202110492050.6在审
发明人：邱威豪;林昂生;阙资展 -专利权人：联发科技股份有限公司
申请日： 2021-05-06 - 公布日： 2021-11-19 - 主分类号： H03L7/087 文献下载
摘要：本发明提供了一种锁相环(PLL)电路。锁相环(PLL)电路包括第一DTC，第一选择电路和第二选择电路。第一选择电路耦接第一DTC，第一选择电路接收参考信号和反馈信号，并根据选择信号将参考信号或反馈信号发送给第一DTC。第一DTC接收第一延迟控制信号，以抖动接收到的参考信号或反馈信号。第二选择电路耦接到第一DTC和第一选择电路，第二选择电路根据选择信号确定输出参考信号或输出反馈信号的路径。相应地，本发明还提供了一种数字时间转换器(DTC)误差消除方法，能够在锁相环(PLL)电路中减少DTC误差。
锁相环电路数字时间转换器误差消除方法

[发明专利]三倍频器和本地振荡器信号发生器-CN201510583514.9有效
发明人： 阙资展;薛育理 -专利权人：联发科技股份有限公司
申请日： 2015-09-15 - 公布日： 2018-10-16 - 主分类号： H03B19/00 文献下载
摘要：本发明提供一种三倍频器，包括双频同相信号发生器、双频正交信号发生器和混频器。双频同相信号发生器用于接收至少同相信号和正交信号以产生频率为两倍于所述同相信号或所述正交信号的双频同相信号；双频正交信号发生器用于接收至少所述同相信号和所述正交信号，以产生频率为两倍于所述同相信号或所述正交信号的双频正交信号；以及混频器用于接收所述同相信号、所述正交信号、所述双频同相信号和所述双频正交信号，以产生频率为三倍于所述同相信号或所述正交信号的输出信号。本发明还提供一种本地振荡器信号发生器。本发明改善了三倍频器的输出信号情况，抑制了基谐波/二次谐波杂散。
倍频器本地振荡器信号发生器

[发明专利]振荡器-CN201610883897.6在审
发明人：邱威豪;阙资展;林昂生 -专利权人：联发科技股份有限公司
申请日： 2016-10-11 - 公布日： 2017-08-01 - 主分类号： H03B5/12 文献下载
摘要：本发明提供了一种振荡器，用于在两个输出端上产生振荡信号，该振荡器包括耦接在所述两个输出端之间的电感器、耦接在所述两个输出端之间的电容器、两个P型晶体管以及两个N型晶体管。所述两个P型晶体管的源极耦接于电源电压，以及，所述两个P型晶体管的栅极分别耦接于所述两个输出端。所述两个N型晶体管的栅极分别耦接于所述两个输出端，以及，所述两个N型晶体管的漏极分别耦接于所述两个P型晶体管的漏极。此外，所述两个N型晶体管的漏极还耦接于所述电感器的两个内部节点。本发明提供的振荡器能够产生高摆幅的振荡信号，且不会损坏振荡器中的晶体管。
振荡器

[发明专利]管线式时间数字转换器-CN200910220812.6有效
发明人：邱焕科;施鸿源;陈秋榜;阙资展 -专利权人：财团法人工业技术研究院
申请日： 2009-11-06 - 公布日： 2011-05-11 - 主分类号： H03M1/50 文献下载
摘要：本发明涉及一种管线式时间数字转换器，具有相互串联的多个时间数字转换单元。每一个时间数字转换单元各自包括延迟单元、输出单元以及测定单元。延迟单元接收来自前一级时间数字转换单元所输出的第一时钟信号与第一参考信号。延迟单元于第一参考信号的触发沿与第一时钟信号的触发沿之间产生多个取样相位，并分别依据这些取样相位对第一时钟信号进行取样而获得多个取样值。输出单元计算这些取样值而输出转换值。测定单元依据这些取样值与这些取样相位解析出时间剩余残值，并将时间剩余残值输出给下一级时间数字转换单元。
管线时间数字转换器

[发明专利]数字锁相回路与其数字相位频率侦测器-CN200910164637.3有效
发明人：邱焕科;阙资展 -专利权人：财团法人工业技术研究院
申请日： 2009-07-23 - 公布日： 2011-02-02 - 主分类号： H03L7/085 文献下载
摘要：一种数字相位频率侦测器，包括除数切换单元、低分辨率相差检测单元、累加单元、高分辨率相差检测单元、常数单元以及选择器。除数切换单元接收并消除回馈信号的部分脉冲而获得回馈时脉。低分辨率相差检测单元检测参考信号与回馈时脉二者的相差而获得相差脉宽。累加单元于相差脉宽内累加该回馈信号而获得输出选取信号。高分辨率相差检测单元检测参考信号与回馈信号二者的相差而获得相差值。常数单元提供至少一常数值。选择器依据输出选取信号选择将该相差值与该常数值其中一种输出。
数字回路与其相位频率侦测