“金支焕”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]不具有单元阵列的集成电路芯片和裸片测试-CN201911251874.3有效
发明人： 金支焕;吴相默 -专利权人：爱思开海力士有限公司
申请日： 2019-12-09 - 公布日： 2023-09-29 - 主分类号： G11C29/00 文献下载
摘要：本发明公开一种不具有单元阵列的集成电路芯片和裸片测试。集成电路芯片包括：第一穿通电极和第二穿通电极，它们穿通集成电路芯片而形成；传输电路，其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号中的一者，并将选择的信号传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。
具有单元阵列集成电路芯片测试

[发明专利]集成电路芯片及其操作方法-CN202210419798.8在审
发明人：李昶权;金支焕 -专利权人：爱思开海力士有限公司
申请日： 2022-04-20 - 公布日： 2023-05-30 - 主分类号： G11C29/00 文献下载
摘要：本申请公开了一种集成电路(IC)芯片及其操作方法。IC芯片包括多个层间通道；至少一个数据焊盘；标识(ID)生成电路，其适于通过对命令/地址信号进行解码来生成芯片ID信号；第一发送电路，其适于通过根据多个选通信号对分别从多个层间通道传送的多个层间数据进行对齐、并且根据芯片ID信号对多个层间数据片进行有选择地反相，将多个内部数据片传送到传输路径；以及第二发送电路，其适于将来自传输路径的多个内部数据片传送至至少一个数据焊盘。
集成电路芯片及其操作方法

[发明专利]集成电路-CN201811591692.6有效
发明人：朴日光;金支焕;李东郁 -专利权人：爱思开海力士有限公司
申请日： 2018-12-25 - 公布日： 2023-05-12 - 主分类号： G11C7/10 文献下载
摘要：本申请公开了一种集成电路。所述集成电路包括：一个或多个第一区段，在其中与一个命令相对应的第一数据至第N数据通过一条线传送(其中N是等于或大于2的整数)；以及两个或更多个第二区段，在其中所述第一数据至第N数据以1：N被串行至并行地转换并通过N条线传送；其中每当所述命令被施加时，所述第一数据至第N数据在不被反相的情况下被传送或者在所述两个或更多个第二区段之中的至少一个第二区段中被反复反相之后被传送。
集成电路

[发明专利]地址和命令发生电路以及半导体系统-CN202310008587.X在审
发明人：李东郁;金支焕;朴日光 -专利权人：爱思开海力士有限公司
申请日： 2018-09-20 - 公布日： 2023-04-11 - 主分类号： G11C11/408 文献下载
摘要：本发明公开了一种地址和命令发生电路以及半导体系统。所述地址和命令发生电路可以包括列地址发生器，所述列地址发生器被配置为：校正列地址的错误，当所述列地址对应于读取命令时基于未校正的列地址来产生内部列地址，以及当所述列地址对应于写入命令时基于校正的列地址来产生所述内部列地址。
地址命令发生电路以及半导体系统

[发明专利]地址和命令发生电路以及半导体系统-CN201811102287.3有效
发明人：李东郁;金支焕;朴日光 -专利权人：爱思开海力士有限公司
申请日： 2018-09-20 - 公布日： 2023-03-10 - 主分类号： G06F11/00 文献下载
摘要：本发明公开了一种地址和命令发生电路以及半导体系统。所述地址和命令发生电路可以包括列地址发生器，所述列地址发生器被配置为：校正列地址的错误，当所述列地址对应于读取命令时基于未校正的列地址来产生内部列地址，以及当所述列地址对应于写入命令时基于校正的列地址来产生所述内部列地址。
地址命令发生电路以及半导体系统

[发明专利]集成电路芯片-CN201811447561.0有效
发明人： 金支焕;朴日光 -专利权人：爱思开海力士有限公司
申请日： 2018-11-29 - 公布日： 2023-02-28 - 主分类号： G11C7/10 文献下载
摘要：一种集成电路芯片包括：一个或更多个耦合器，其适用于在层叠的芯片之间传输数据；一个或更多个数据节点，其适用于将数据传输到主机；以及传输路径上的一个或更多个传输电路，其用于在一个或更多个耦合器与一个或更多个数据节点之间传输数据，其中，一个或更多个传输电路中的至少一个传输电路将由至少一个传输电路传输的数据的一部分反相。
集成电路芯片

[发明专利]包括时钟发生电路的半导体器件-CN201811589714.5有效
发明人：朴明宰;金支焕 -专利权人：爱思开海力士有限公司
申请日： 2018-12-25 - 公布日： 2023-02-21 - 主分类号： H03K5/135 文献下载
摘要：一种时钟发生电路包括：频率检测器，其适用于产生内部时钟，并且产生表示内部时钟在输入时钟的激活时段期间的跳变次数的计数信号；控制信号发生器，其适用于基于目标信号和计数信号而产生多个周期控制信号，目标信号表示输出时钟的目标频率；以及周期控制器，其适用于基于周期控制信号而产生输出时钟。
包括时钟发生电路半导体器件

[发明专利]半导体装置-CN201810175391.9有效
发明人：朴阳光;金支焕;李东郁 -专利权人：爱思开海力士有限公司
申请日： 2018-03-02 - 公布日： 2022-04-05 - 主分类号： H01L23/48 文献下载
摘要：本发明公开一种包括多个堆叠芯片的半导体装置。堆叠芯片中的每一个包括以正多边形形状布置的多个通孔。每个芯片的通孔被形成在堆叠方向上的相应位置处。每个芯片的各个通孔电连接到在堆叠方向上相邻的芯片的通孔，使得连接的通孔在基本上相同的方向上彼此间隔开。
半导体装置

[发明专利]层叠式半导体器件-CN201711337226.0有效
发明人： 金支焕;李东郁 -专利权人：爱思开海力士有限公司
申请日： 2017-12-14 - 公布日： 2021-12-07 - 主分类号： G11C5/06 文献下载
摘要：一种层叠式半导体器件可以包括：基底裸片；以及多个核心裸片，其层叠在基底裸片之上，并且适用于通过多个穿通电极与分配的通道通信。每个核心裸片可以包括：穿通电极扫描单元，其根据分配的通道信息而被使能，并且适用于执行使信号向下传输穿过穿通电极之中在列方向上连接的穿通电极的向下扫描以及执行使信号向上传输穿过在列方向上连接的穿通电极的向上扫描；以及缺陷检测单元，其适用于基于向下扫描和向上扫描来检测穿通电极是否具有缺陷。
层叠半导体器件

[发明专利]层叠式半导体器件及其测试方法-CN202010709042.8在审
发明人：吴相默;金支焕;李东郁;李康说;张宪龙 -专利权人：爱思开海力士有限公司
申请日： 2020-07-22 - 公布日： 2021-07-09 - 主分类号： H01L23/544 文献下载
摘要：本申请公开了一种层叠式半导体器件及其测试方法。一种半导体器件包括：强制线，其在穿通电极上方沿第一方向延伸并电耦接至穿通电极；第一监测线，其被形成为在第二方向上与强制线分隔开第一间隔并且在第一方向上延伸；第二监测线，其被形成为在与第二方向相反的方向上与强制线分隔开第二间隔并且在第一方向上延伸；以及选择电路，其适用于通过根据监测信号而选择第一监测线和第二监测线的多个电压电平中的任意一个来输出检测信号。
层叠半导体器件及其测试方法

[发明专利]层叠式半导体器件及其测试方法-CN202010710702.4在审
发明人：吴相默;金支焕;李东郁;李康说 -专利权人：爱思开海力士有限公司
申请日： 2020-07-22 - 公布日： 2021-07-09 - 主分类号： H01L25/18 文献下载
摘要：本申请提供一种层叠式半导体器件及其测试方法。层叠式半导体器件可以包括：基底裸片；以及多个核心裸片，其层叠在基底裸片上方，并且经由多个穿通电极和参考穿通电极彼此耦接，其中，所述基底裸片包括：第一测试电路，其适用于在测试操作期间，向多个穿通电极之中的至少一个目标穿通电极传送测试振荡信号，并且通过将基于测试振荡信号产生的测试基底信号与经由参考穿通电极传送来的测试核心信号进行比较来输出测试输出信号；以及其中，多个核心裸片中的每个包括：第二测试电路，其适用于在测试操作期间，产生与经由目标穿通电极传送来的测试振荡信号相对应的测试核心信号，并且向参考穿通电极传送测试核心信号。
层叠半导体器件及其测试方法

[发明专利]半导体器件及其测试方法-CN202010598144.7在审
发明人： 金支焕;吴相默;李东郁 -专利权人：爱思开海力士有限公司
申请日： 2020-06-28 - 公布日： 2021-06-25 - 主分类号： H01L23/544 文献下载
摘要：本申请公开了一种半导体器件及其测试方法。半导体器件可以包括：第一穿通电极至第n穿通电极；第一穿通电极驱动电路至第n穿通电极驱动电路，其适用于将第一穿通电极至第n穿通电极充电至第一电压电平，或将第一穿通电极至第n穿通电极放电至第二电压电平；以及第一错误检测电路至第n错误检测电路，每个错误检测电路适用于将第一穿通电极至第n穿通电极的对应穿通电极的第一电压电平或第二电压电平储存为下行检测信号和上行检测信号，并且通过顺序地掩蔽下行检测信号和上行检测信号而输出第一错误检测信号至第n错误检测信号中的对应的错误检测信号。
半导体器件及其测试方法

[发明专利]缓冲电路、半导体集成电路和包括缓冲电路的系统-CN201610192684.9有效
发明人： 金支焕;丘泳埈 -专利权人：爱思开海力士有限公司
申请日： 2016-03-30 - 公布日： 2021-04-23 - 主分类号： H03K19/0185 文献下载
摘要：根据一个实施例，可以提供一种缓冲电路。缓冲电路可以包括第一缓冲器，第一缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的下降时间来产生第一预时钟信号。缓冲电路可以包括第二缓冲器，第二缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的上升时间来产生第二预时钟信号。
缓冲电路半导体集成电路包括系统

[发明专利]层叠型半导体装置和包括层叠型半导体装置的系统-CN201610416976.6有效
发明人： 金支焕;李钟天 -专利权人：爱思开海力士有限公司
申请日： 2016-06-14 - 公布日： 2020-09-22 - 主分类号： G11C29/00 文献下载
摘要：可以提供一种层叠型半导体装置。层叠型半导体装置可以包括多个半导体芯片，它们被层叠并且被配置成用来经由穿通孔传送信号。多个层叠的半导体芯片中的每个可以包括错误检测电路，所述错误检测电路被配置成经由穿通孔之中沿列方向的穿通孔来执行用于将信号传送至下方向的向下扫描以及用于将信号传送至上方向的向上扫描，以及根据向下扫描结果值和向上扫描结果值来判断穿通孔是否故障。
层叠半导体装置包括系统

[发明专利]时钟发生电路-CN201410337285.8在审
发明人： 金支焕;丘泳埈 -专利权人：爱思开海力士有限公司
申请日： 2014-07-15 - 公布日： 2015-06-17 - 主分类号： H03K5/13 文献下载
摘要：一种时钟发生电路，包括：计数单元，被配置成在输入时钟的预设时间段期间产生计数代码；控制代码发生单元，被配置成通过改变所述计数代码来产生解码代码；以及可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。
时钟发生电路

1
共 15 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top