“郝康利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]报文转发中自适应时序对齐的方法-CN202310586502.6在审
发明人： 郝康利;徐昇洲 -专利权人：杭州云合智网技术有限公司
申请日： 2023-05-24 - 公布日： 2023-08-22 - 主分类号： H04L49/9057 文献下载
摘要：本发明公开了一种报文转发中自适应时序对齐的方法、系统、电子设备和计算机可读存储介质，方法包含接收报文的数据包；选取数据包中的SOP切片并处理SOP切片；存储数据包至缓冲存储器；分别检测数据包的有效信号和SOP切片的处理完成信号；获取延时。通过输入数据包有效信号和SOP处理完成信号，在逻辑中算出延时，根据延时获取读取时间读出缓冲存储器中的数据以完成后续处理。每次配置变动，就启动一次该运算，重新算出延时，以达到对配置自适应匹配的目的，而避免了每次针对不同配置需要通过修改寄存器来设置读取时间，保证报文处理的正确时序；且自适应时序对齐的过程使用较少的逻辑，保证了逻辑的稳健性和通用性。
报文转发自适应时序对齐方法

[发明专利]芯片设计中模块自动生成和集成方法、装置、设备及介质-CN202310720493.5在审
发明人： 郝康利;徐昇洲 -专利权人：杭州云合智网技术有限公司
申请日： 2023-06-16 - 公布日： 2023-08-22 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种芯片设计中模块自动生成和集成方法、装置、设备及介质，方法包括：获取接口定义文件；所述接口定义文件包括各个功能模块的接口的定义；解析所述接口定义文件，以生成各个功能模块的的顶层代码；其中，所述顶层代码中包括模块接口的声明以及例化一个具有相同接口的子顶层；接收用户代码，并将所述用户代码放到子顶层中，以生成相应的各个功能模块；执行预先编写的互联接口模板脚本，根据指定的各个功能模块的连接关系，通过调用verilog‑mode完成各个功能模块的互联集成。本发明能避免因手动修改代码的复杂和容易出错等问题，大大提高了设计效率以及团队协作的效率。
芯片设计模块自动生成集成方法装置设备介质

[发明专利]一种异步通讯互连架构及具有该架构的类脑芯片-CN202110044374.3有效
发明人：金孝飞;陆启明;孙世春;章明;朱国权;郝康利;韩佩卿;凡军海;马德;朱晓雷;潘纲 -专利权人：之江实验室;浙江大学
申请日： 2021-01-13 - 公布日： 2023-03-28 - 主分类号： G06F1/12 文献下载
摘要：本发明涉及人工神经网络技术领域，具体涉及一种异步通讯互连架构及具有该架构的类脑芯片，所述异步通讯互连架构包括芯片内异步通讯互连架构、芯片间异步通讯互连架构、神经元计算单元和片上路由单元，所述神经元计算单元和片上路由单元均各自设置连接的独立时钟域中的独立的时钟管理模块，在同一类脑芯片内神经元计算单元与片上路由单元、片上路由单元和相邻的片上路由单元通过所述芯片内异步通讯互连架构互连，相邻类脑芯片通过所述芯片间异步通讯互连架构互连。本发明能够支持在类脑芯片内部高效的集成大量的神经元计算单元，同时支持类脑芯片进行高效地级联扩展，以获取庞大规模的神经元计算资源。
一种异步通讯互连架构具有芯片

[发明专利]一种面向片上神经网络的突触实现架构-CN202110056960.X有效
发明人：孙世春;金孝飞;陆启明;章明;朱国权;郝康利;韩佩卿;凡军海;马德;朱晓雷;潘纲 -专利权人：之江实验室;浙江大学
申请日： 2021-01-15 - 公布日： 2022-10-11 - 主分类号： G06N3/06 文献下载
摘要：本发明属于类脑计算芯片的神经突触实现技术领域，涉及一种面向片上神经网络的基于三级索引和存储压缩共享的突触实现架构，突触通过三级索引结构方式连接突触前神经元和突触后神经元，三级索引结构方式的连接信息和权重可存储于突触的存储装置中，或分配到突触前神经元和突触后神经元，所述突触存储装置采用共享权重的压缩存储方式和基于场景的存储空间共享机制。本发明能够支持神经网络拓扑结构的灵活配置并高效利用其存储空间。
一种面向神经网络突触实现架构

[发明专利]一种面向类脑计算芯片的芯片间数据传输系统及实现方法-CN202110035448.7有效
发明人：陆启明;金孝飞;孙世春;章明;朱国权;郝康利;韩佩卿;凡军海;马德;朱晓雷;潘纲 -专利权人：之江实验室;浙江大学
申请日： 2021-01-12 - 公布日： 2022-06-24 - 主分类号： H04L12/403 文献下载
摘要：本发明公开了一种面向类脑计算芯片的芯片间数据传输架构及实现方法，利用仲裁器为位于芯片边界处的节点依次分配传输许可的多路脉冲数据串行化方式、基于压缩减少片间数据传输所需带宽的数据压缩方式以及为适配片上网络所做的兼容性设计；本发明通过仲裁的方式来处理这些请求冲突，仲裁信息与数据信息打包、压缩后发送，并在接收端解压缩与节点序号恢复；本发明不仅在片间通信时保证单个数据包传输的完整与一致性，还对片上网络的虚通道资源进行实时的记录跟踪，并对每个脉冲数据包进行动态的虚通道再分配，以确保数据包能够在片间通信完成后继续在片上网络中进行传播；本发明支持脉冲事件唤醒，以实现无事件驱动时的片间模块低功耗运转。
一种面向计算芯片数据传输系统实现方法

[发明专利]一种基于牛顿迭代法的非线性激活函数计算装置-CN202011090563.6有效
发明人：姜晓红;潘哲;马德;朱国权;郝康利 -专利权人：浙江大学;之江实验室
申请日： 2020-10-13 - 公布日： 2022-06-21 - 主分类号： G06F7/50 文献下载
摘要：本发明公开了一种基于牛顿迭代法的非线性激活函数计算装置，包括：多项式近似计算单元，用于对非线性激活函数进行多项式近似计算，得到第一近似结果；指数函数计算单元，用于对非线性激活函数中的指数部分进行指数函数的近似计算，得到第二近似结果；牛顿迭代计算单元，依据第一近似结果和第二近似结果采用牛顿迭代法进行迭代计算，得到精确计算结果。该非线性激活函数计算装置适用于定点数计算，在资源消耗较少地情况下实现了高精度的计算，以满足神经网络模型中激活函数高效准确且降低计算能耗的需求。
一种基于牛顿迭代法非线性激活函数计算装置