“裕太微电子股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[实用新型]一种光口转传统以太网的转换器-CN202223597523.8有效
发明人：裘伟斌 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-29 - 公布日： 2023-08-18 - 主分类号： H04L12/02 文献下载
摘要：本实用新型公开了一种光口转传统以太网的转换器，其特征在于，包括以太网物理层芯片YT8821、用于连接外接设备的光模块和用于连接上位机的RJ45连接器，所述以太网物理层芯片YT8821包括MDI接口和SerDes接口，所述光模块和SerDes接口连接，所述RJ45连接器和MDI接口连接。本实用新型采用自主研发的2.5G以太网物理层芯片YT8821，设计了一个2.5G光口转2.5G传统以太网接口的转换器，给开发者提供了一个高性价比的2.5G光纤收发器的转换器，节省开发成本。
一种光口转传统以太网转换器

[实用新型]一种适用于集成电路的串行信号衰减测试板-CN202223328467.8有效
发明人：游少剑 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-12 - 公布日： 2023-07-18 - 主分类号： G01R31/28 文献下载
摘要：本实用涉及芯片测试技术领域，具体涉及一种适用于集成电路的串行信号衰减测试板，包括：测试板主体，设置有芯片发射端和芯片接收端；芯片发射端和芯片接收端之间设置有阻抗测试回路，包括靠近芯片发射端的第一部分和靠近芯片接收端的第二部分；第一部分和第二部分之间跨接有多个继电器。有益效果在于：在测试板上设置了用于进行信号衰减测试的阻抗测试回路，该阻抗测试回路自芯片发射端延伸至芯片接收端，形成一个完整的闭合回路；随后，通过在阻抗测试回路中设置多个继电器，通过闭合继电器来缩短芯片发射端与芯片接收端的路径，以此来实现对线长测试板的线长的改变，进而使得线长测试板可以使用在多种芯片的测试过程中而不需要重新进行设计。
一种适用于集成电路串行信号衰减测试

[发明专利]一种基于子网掩码划分的IP路由表管理系统及方法-CN202111193249.5有效
发明人：封帆 -专利权人： 裕太微电子股份有限公司
申请日： 2021-10-13 - 公布日： 2023-07-14 - 主分类号： H04L45/00 文献下载
摘要：本发明公开了一种基于子网掩码划分的IP路由表管理系统及方法，属于通信技术领域，包括：预置有至少一张路由表，每一路由表内包括多个路由冲突项组以及多个行子网掩码，行子网掩码为每一行的多个路由冲突项组对应的子网掩码，路由冲突项组包括IP地址表项、IP地址表项对应的虚拟局域网标识；每一路由表对应于一地址运算掩码，地址运算掩码为路由表中所有子网掩码的最小值；系统还包括：一使能控制单元，连接至少一张路由表，用于配置每一路由表使能或关闭；一配表改表单元，连接至少一张路由表，用于根据网络环境中的IP地址和子网掩码对路由表进行配置。本发明的有益效果在于：提高路由表的查找效果，配置更加灵活。
一种基于子网掩码划分 ip 路由管理系统方法

[发明专利]一种应用于以太网通信的可变增益放大电路-CN202211608191.0在审
发明人：李萌 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-14 - 公布日： 2023-06-06 - 主分类号： H03F1/32 文献下载
摘要：本发明涉及模拟信号电路技术领域，具体涉及一种应用于以太网通信的可变增益放大电路，包括：依次连接的衰减器、放大器、源跟随器；还包括信号处理模块，信号处理模块包括连接于源跟随器的输入端的共模反馈电流镜；共模反馈电流镜获取源跟随器的第一差分输出电压和第二差分输出电压，并依照第一差分输出电压、第二差分输出电压和参考电压控制源跟随器的输入端的电压，以调节源跟随器的共模电流。有益效果在于：当设置在以太网通信电路的模拟部分中时，进入到先进工艺时，由于低压限制，设计性能比较难达到要求。因此，本设计中使用了放大器结合源跟随器的方案来实现，并且由于源跟随器引入了折叠源跟随器的设计，同时加入了低通滤波，失调校准，共摸反馈，以及模拟域消除基线飘移，实现了较好的整体性能。
一种应用于以太网通信可变增益放大电路

[发明专利]一种数据发送系统、传输系统和发送方法-CN202211697319.5在审
发明人：张飞 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-28 - 公布日： 2023-05-05 - 主分类号： H04L69/164 文献下载
摘要：本发明提供一种数据发送系统、传输系统和发送方法，状态更新单元更新发送单元的状态；当需要发送数据时，将发送单元更新为处于发送状态，发送单元向网络硬件设备发送一次数据；当发送完一次数据后，将发送单元更新为处于非发送状态；当数据发送系统接收到网络硬件设备回复的用于表示当前完成数据发送至接收端的反馈消息时，且发送单元中还存在有待发送的数据时，将发送单元更新为处于发送状态，继续向网络硬件设备发送一次数据。使得可以使用UDP协议实时发送数据包，最大限度的利用宽带，不会触发UDP协议本身的丢包策略，解决丢包问题，减小CPU消耗，并且无需额外的缓冲模块。
一种数据发送系统传输方法

[发明专利]一种全功能以太网物理层芯片模拟器及方法-CN202211711354.8在审
发明人：张应宏 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-29 - 公布日： 2023-05-02 - 主分类号： H04L41/0895 文献下载
摘要：本发明提供一种全功能以太网物理层芯片模拟器及方法，包括：多个不同类型的目标虚拟芯片，预先通过一模拟单元对于用户空间中加载以太网物理层芯片内核驱动的所有操作的响应进行模拟得到，每一目标虚拟芯片对应于一配置寄存器组，配置寄存器组用以存储目标虚拟芯片的工作配置信息；交互单元，分别连接多个目标虚拟芯片和相应的配置寄存器组，用于在接收到用户输入的指令时，根据指令调用并配置相应的配置寄存器组，以得到相应的目标虚拟芯片。有益效果：本发明模拟以太网物理层芯片的所有响应功能，并通过交互的输入指令实时灵活配置实现模拟和切换芯片的工作模式，实现以太网物理层驱动调试时全分支功能覆盖，无需开发相关硬件电路板，成本降低。
一种全功能以太网物理层芯片模拟器方法

[实用新型]一种芯片内时钟电路-CN202223001296.8有效
发明人：刘博;李自强 -专利权人： 裕太微电子股份有限公司
申请日： 2022-11-10 - 公布日： 2023-04-28 - 主分类号： G06F1/04 文献下载
摘要：本实用公开一种芯片内时钟电路，包括：时钟检测模块，所述时钟检测模块的第一输入端连接振荡电路的输出端，所述时钟检测模块的第二输入端连接外部时钟电路，所述时钟检测模块的输出端连接外部的功能电路；校准模块，所述校准模块的输入端连接所述时钟检测模块的输出端，所述校准模块的输出端连接所述振荡电路的校准端。有益效果在于：通过在芯片内时钟电路中引入时钟检测模块和校准模块，从而可依赖外部时钟电路对芯片内的振荡电路进行校准，随后再由芯片内的振荡电路提供时钟信号，而不依赖外部时钟电路，在实现较为准确的时钟信号输出的情况下降低了电路整体的功耗。
一种芯片时钟电路

[发明专利]一种避免引线交叉的芯片封装结构-CN202211665198.6在审
发明人：潘先勇 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-22 - 公布日： 2023-04-25 - 主分类号： H01L23/498 文献下载
摘要：本发明涉及芯片封装技术领域，具体涉及一种避免引线交叉的芯片封装结构，包括基板和设置在基板上的过渡结构，所述过渡结构包括形成于所述基板上的第一焊盘对和第二焊盘对；当两根所述引线在投影方向上存在交叉时，所述引线中的第一引线连接至所述第一焊盘对，所述引线中的第二引线连接至所述第二焊盘对，以避免所述第一引线和所述第二引线接触。有益效果在于：通过在基板上可能存在引线交叉的位置构建过渡结构，将原本会产生交叉的第一引线和第二引线分别通过第一焊盘对和第二焊盘对引入基板的布线层中，从而使得第一引线和第二引线在空间上形成错层，避免了引线交叉的问题，提高了器件良率。
一种避免引线交叉芯片封装结构

[发明专利]一种拼接屏中的PHY间干扰消除方法-CN202211742962.5在审
发明人：冯磊 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-30 - 公布日： 2023-04-14 - 主分类号： G09G3/30 文献下载
摘要：本发明涉及拼接屏技术领域，具体为一种拼接屏中的PHY间干扰消除方法，包括以下步骤：S1：在拼接屏中，一颗ASIC内封装两个PHY；S2：将同一颗ASIC内的两个PHY的时钟同步；S3：发送信息在两个PHY之间传递作为彼此自适应滤波器的参考，实现串扰消除。本发明通过在拼接屏中，一颗ASIC内封装两个PHY，将同一颗ASIC内的两个PHY的时钟同步以及发送信息在两个PHY之间传递作为彼此自适应滤波器的参考，实现串扰消除，解决目前两个PHY会共用变压器和RJ45接插件，所以收发数据时会存在相互干扰，可以称为PHY间近端串扰的技术问题。
一种拼接中的 phy 干扰消除方法

[发明专利]一种基于电阻加工不确定性的PUF电路及其工作方式-CN201811424500.2有效
发明人：车文毅;李海华 -专利权人： 裕太微电子股份有限公司
申请日： 2018-11-29 - 公布日： 2023-04-11 - 主分类号： G06F21/72 文献下载
摘要：本发明揭示了一种基于电阻加工不确定性的PUF电路及其工作方式，电路包括待比电阻电路、均值电阻电路、电压比较器CMP以及控制电路PCTL，所述待比电阻电路包括N个子待比电阻电路，所述N个子待比电阻电路可逐次选通并分时输出待比电阻电压VP，所述均值电阻电路输出均值电阻电压VN，所述待比电阻电压VP输入所述电压比较器CMP的正输入端，所述均值电阻电压VN输入所述电压比较器CMP的负输入端，所述电压比较器CMP的输出端与所述控制电路PCTL电连接，所述控制电路PCTL输出PUF随机数。本发明的基于电阻加工不确定性的PUF电路及其工作方式，利用集成电路加工工艺中，电阻阻值的不确定性，产生一套随机性好、可靠性强的PUF随机数。
一种基于电阻加工不确定性 puf 电路及其工作方式

[实用新型]一种具有断电保护功能的交换芯片装置-CN202222825089.8有效
发明人：崔元来 -专利权人： 裕太微电子股份有限公司
申请日： 2022-10-26 - 公布日： 2023-04-11 - 主分类号： H04L41/06 文献下载
摘要：本实用新型公开了一种具有断电保护功能的交换芯片装置，包括电源、交换芯片以及多台远端设备，所述交换芯片一端和所述电源连接、另一端和所述远端设备连接，交换芯片装置还包括集成在所述交换芯片上的电压监测装置，所述电压监测装置包括电压监测模块和告警报文处理模块，所述电压监测模块和交换芯片电连接用于实时监测输入电压，所述告警报文处理模块一端和所述电压监测模块电连接、另一端和所述交换芯片电连接用于发出电源告警报文通知所述远端设备即将断电，所述远端设备接收到告警报文后作出保存信息或中止传输操作。本实用新型提供的交换芯片装置提高了数据传输可靠性。
一种具有断电保护功能交换芯片装置

[发明专利]一种ACL访问规则控制方法、处理装置及系统-CN202110759734.8有效
发明人：高莹忠 -专利权人： 裕太微电子股份有限公司
申请日： 2021-07-05 - 公布日： 2023-04-07 - 主分类号： H04L9/40 文献下载
摘要：本发明公开一种ACL访问规则控制方法、处理装置及系统，控制方法包括：S1：根据数据包生成比较掩码；S2：根据规则分组标识生成多个规则集合；S3：生成整组匹配掩码；S4：对比较掩码和整组匹配掩码进行比较，并判断掩码匹配结果是否为零；S5：依次判断掩码匹配结果和规则集合是否匹配，并生成判断结果；S6：根据判断结果判断数据包是否允许通过。本发明的有益效果在于：通过设置ACL访问规则聚合组快速对数据包和访问规则进行比对，提高了通信效率，节约了计算资源；同时在访问规则中增加规则分组标识字段，避免了现有技术中针对同组不同类型的规则资源分配失败的缺陷，或是现有技术中针对访问规则进行搬运导致的计算资源浪费的问题。
一种 acl 访问规则控制方法处理装置系统

[发明专利]一种基于弃包补偿的流量管理方法及装置-CN202211619433.6在审
发明人：张紫阳 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-14 - 公布日： 2023-04-04 - 主分类号： H04W28/06 文献下载
摘要：本发明涉及计算机网络技术领域，具体涉及一种基于弃包补偿的流量管理方法及装置，方法包括，步骤S1，网络流量控制模块接收数据包并对需要丢弃的数据包进行标记获得标记后的数据包，将标记后的数据包传输至网络队列管理模块；步骤S2，网络队列管理模块丢弃标记后的数据包占有流量资源，并基于对丢弃的未被标记的数据包进行记录获得弃包补偿信息；步骤S3，网络流量控制模块接收弃包补偿信息，根据弃包补偿信息对流量资源进行补偿计算，获得反馈补偿值并输出至网络队列管理模块。本发明可以简单、有效解决所述非网络流量控制模块弃包因素造成网络流量控制模块计算偏差问题。
一种基于补偿流量管理方法装置

[发明专利]一种旋转角度监测控制系统-CN202211442007.X在审
发明人：俞汛 -专利权人： 裕太微电子股份有限公司
申请日： 2022-11-17 - 公布日： 2023-04-04 - 主分类号： G01D5/16 文献下载
摘要：本发明提供一种旋转角度监测控制系统，包括：动力控制装置，包括第一旋转端子，用于控制第一旋转端子旋转，将第一旋转端子的旋转角度放大预设倍数形成角度放大值并输出；角度检测电路，连接动力控制装置，用于将角度放大值转化为电压变化值；将电压变化值与预设电压范围进行比较，并输出比较结果；显示电路，连接角度检测电路，用于显示比较结果。通过将微小设备的旋转的微小角度的细化、放大、比较、显示，操作人员可根据显示的比较结果，了解旋转状态。实现对微小设备的旋转角度的监控。可以避免人为导致旋转角度过大，扭力过大，对微小设备的损坏。
一种旋转角度监测控制系统

[发明专利]一种便于芯片测试的版图结构-CN202211686091.X在审
发明人：林彦旭;潘先勇 -专利权人： 裕太微电子股份有限公司
申请日： 2022-12-27 - 公布日： 2023-03-31 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种便于芯片测试的版图结构，第一导电层(1)，设有若干第一导电线；第二导电层(2)，设有若干第二导电线，第二导电线与第一导电线在投影平面上具有不平行；每根第二导电线在投影平面上对应多个通孔(3)；从投影平面上看，与同一根的第二导电线对应的通孔(3)和第一导电线交错设置；通过选择通孔(3)将第一导电线和第二导电线进行选择性导电连接。在本发明中，每个第一导电线通过通孔均能选择性地连接到每根第二导电线，使得每根第一导电线可以通过选择通孔(3)与任意一根第二导电线连接，实现任意组合，选用范围广，并且第一导电线和第二导电线均可根据需要进行扩展，可扩展性强，降低流片开发成本。
一种便于芯片测试版图结构

1
2
3
下一页»
尾页
共 37 条