“薛家倩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器件及其制造方法-CN201910969274.4有效
发明人：姚兰;薛磊;耿万波;刘庆波;罗佳明;杨永刚;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-12 - 公布日： 2023-10-24 - 主分类号： H10B41/27 文献下载
摘要：本发明涉及一种三维存储器件及其制造方法。该三维存储器包括衬底、经掺杂的阱区以及位于所述衬底上的堆叠层。经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触；所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。
三维存储器件及其制造方法

[发明专利]3D存储器件及其制造方法-CN201910875899.4有效
发明人：霍宗亮;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-17 - 公布日： 2023-06-16 - 主分类号： H10B41/20 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。3D存储器件包括：衬底；位于衬底上方的栅叠层结构和贯穿栅叠层结构的多个沟道孔，栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；以及沿着多个沟道孔的侧壁延伸的多个沟道柱，沟道柱包括沟道层以及夹在多个栅极导体和沟道层之间的存储器层，存储器层包括隧穿介质层、电荷存储层和阻挡介质层，侧壁上的存储器层具有露出电荷存储层的缺口，缺口处形成有氧化层，氧化层为电荷存储层的氧化层。该3D存储器件在沟道孔侧壁的缺口位置将电荷存储层氧化成氧化层，再用沟道层覆盖，避免了台阶位置的沟道柱结构受损时，沟道层与栅极导体短路而造成存储器失效，提高了存储器的良率。
存储器件及其制造方法

[发明专利]三维存储器的形成方法-CN202010407263.X有效
发明人：黄波;薛磊;薛家倩;高庭庭;耿万波;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-14 - 公布日： 2023-06-09 - 主分类号： H10B43/27 文献下载
摘要：本发明提供的三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层；形成覆盖所述衬底表面和所述沟道层侧面的外延层。本发明在选择性去除牺牲层和电荷存储层的过程中，不会对堆叠层造成损伤，改善了三维存储器的电性能。
三维存储器形成方法

[发明专利]一种三维存储器及其制作方法-CN202211056681.4在审
发明人：耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-28 - 公布日： 2022-11-18 - 主分类号： H01L27/11521 文献下载
摘要：本申请实施例公开了一种三维存储器及其制作方法，该制作方法先在衬底和堆叠结构之间形成第一牺牲层，然后在所述堆叠结构形成通道结构和栅线缝隙等结构后，去除所述第一牺牲层，并填充外延结构，使得外延结构形成在所述第一牺牲层所在的区域，即不再将所述外延结构形成在通道孔的底部，而是将外延结构形成在衬底表面以及通道结构中第一导电层朝向所述存储层一侧的部分侧壁区域，从而在保证所述外延结构与所述通道结构中的第一导电层电连接的基础上，降低所述外延结构的工艺难度，提高所述外延结构的一致性。
一种三维存储器及其制作方法

[发明专利]一种三维存储器及其制作方法-CN201911030563.4有效
发明人：耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-28 - 公布日： 2022-09-27 - 主分类号： H01L27/1157 文献下载
摘要：本申请实施例公开了一种三维存储器及其制作方法，该制作方法先在衬底和堆叠结构之间形成第一牺牲层，然后在所述堆叠结构形成通道结构和栅线缝隙等结构后，去除所述第一牺牲层，并填充外延结构，使得外延结构形成在所述第一牺牲层所在的区域，即不再将所述外延结构形成在通道孔的底部，而是将外延结构形成在衬底表面以及通道结构中第一导电层朝向所述存储层一侧的部分侧壁区域，从而在保证所述外延结构与所述通道结构中的第一导电层电连接的基础上，降低所述外延结构的工艺难度，提高所述外延结构的一致性。
一种三维存储器及其制作方法

[发明专利]3D NAND存储器件及其制造方法-CN202010000209.3有效
发明人：刘小欣;薛磊;薛家倩;耿万波;黄波 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2022-04-29 - 主分类号： H01L27/11524 文献下载
摘要：本发明涉及半导体器件领域，公开了一种3D NAND存储器件及其制造方法。上述3D NAND存储器件，包括：衬底；在所述衬底上的堆叠层，所述堆叠层包括交错间隔设置的多个横向延伸的栅极层和第一绝缘层；纵向延伸穿过所述堆叠层的沟道结构，所述沟道结构包括存储功能层、沟道层以及沟道填充层；纵向延伸穿过所述堆叠层的栅极隔槽，相邻所述栅极隔槽之间包括多个所述沟道结构；其中，多个所述第一绝缘层中形成有气隙。本发明提供的3D NAND存储器件，通过在堆叠层中的第一绝缘层中形成有气隙，降低了寄生电容，提高了存储器件的运行速度和稳定性。
nand 存储器件及其制造方法

[发明专利]三维存储器的制作方法-CN201911074166.7有效
发明人：耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-31 - 公布日： 2022-04-01 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供了一种三维存储器的制作方法，在衬底上先形成牺牲层，牺牲层中具有通孔，用于形成填充块，之后在牺牲层以及填充块表面形成堆叠结构，可以设置填充块的刻蚀特性与堆叠结构的刻蚀特性不同，二者可以采用不同的刻蚀试剂进行刻蚀，填充块可以作为形成栅极线沟槽的刻蚀阻挡层，先形成贯穿堆叠结构的栅极线沟槽，露出填充块，再单独刻蚀填充块露出衬底，从而避免了对衬底的过刻蚀。
三维存储器制作方法

[发明专利]存储器件及其形成方法-CN202111243260.8在审
发明人：黄波;薛磊;薛家倩;高庭庭;耿万波;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-26 - 公布日： 2022-02-22 - 主分类号： H01L27/1157 文献下载
摘要：一种用于形成存储器件的方法包括提供初始半导体结构，该初始半导体结构包括：基础衬底；形成于基础衬底上的第一牺牲层；设置在第一牺牲层上的堆叠结构；穿过堆叠结构和第一牺牲层形成的多个沟道；以及穿过堆叠结构形成并且暴露第一牺牲层的栅极线沟槽。该方法还包括：在栅极线沟槽的侧壁上形成至少一个保护层；使用至少一个保护层作为蚀刻掩模来去除第一牺牲层，以暴露多个沟道中的每者的部分和基础衬底的表面；以及在基础衬底和多个沟道的所暴露的表面上形成外延层。
存储器件及其形成方法

[发明专利]一种三维存储器及其制造方法-CN201910841236.0有效
发明人： 薛家倩;耿万波;刘庆波 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-06 - 公布日： 2022-01-04 - 主分类号： H01L27/11573 文献下载
摘要：本发明提供了一种三维存储器的制造方法以及通过上述制造方法制造而成的三维存储器。本发明所提供的制造方法通过先提供形成有底部堆叠结构的衬底，底部堆叠结构的底部沟道孔的侧壁形成有与衬底电性导通的底部沟道介质层，顶部填充有插塞结构。通过在底部堆叠结构的上表面形成上层堆叠结构，并且在上层堆叠结构中形成与底部沟道孔连通并暴露插塞结构上表面的上层沟道孔，通过至少在上层沟道孔的侧壁形成上层沟道介质，并且形成沟道介质连接结构使得上层沟道介质与底部沟道介质以及衬底电性导通。通过上述制造方法能够使得所形成的三维存储器在保证沟道孔的电特性能的同时具有较高的堆叠层数，从而扩大三维存储器的存储容量。
一种三维存储器及其制造方法

[发明专利]3D存储器件的制造方法及其3D存储器件-CN202010721492.9有效
发明人：高庭庭;薛家倩;薛磊;刘小欣;耿万波 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-24 - 公布日： 2022-01-04 - 主分类号： H01L27/1157 文献下载
摘要：公开了一种3D存储器件的制造方法，包括：在衬底上依次形成第一牺牲层，绝缘叠层结构和贯穿所述绝缘叠层结构的多个沟道柱，所述绝缘叠层结构包括交替堆叠的绝缘层和第二牺牲层；形成贯穿所述绝缘叠层结构的栅线缝隙；通过栅线缝隙去除第一牺牲层，形成与栅线缝隙连通的第一空腔；经过多次在栅线缝隙和第一空腔中填充金属层和对所述金属层进行蚀刻，从而形成栅极导体层。本发明的3D存储器件的制造方法，在将第一牺牲层置换为栅极导体的过程中，通过多次填充以及回蚀刻的步骤，避免了第一空腔未填满而栅线缝隙已经闭合的情况，从而提高了3D存储器件的良率和可靠性。
存储器件制造方法及其

[发明专利]一种三维存储器及其制备方法-CN201910015846.5有效
发明人：王恩博;卢峰;刘沙沙;李兆松;何家兰;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-08 - 公布日： 2021-10-19 - 主分类号： H01L27/11582 文献下载
摘要：本发明公开了一种三维存储器及其制备方法；其中，所述制备方法包括以下步骤：提供衬底；在所述衬底上形成叠层结构；所述叠层结构中包括最底层牺牲层；刻蚀所述叠层结构形成沟槽，所述沟槽至少延伸至所述最底层牺牲层的下表面以下；在所述沟槽内填充绝缘层；所述绝缘层至少覆盖所述最底层牺牲层的朝向所述沟槽的侧壁。
一种三维存储器及其制备方法

[发明专利]存储器件及其形成方法-CN202080000293.7有效
发明人：黄波;薛磊;薛家倩;高庭庭;耿万波;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-26 - 公布日： 2021-10-01 - 主分类号： H01L27/11517 文献下载
摘要：一种用于形成存储器件的方法包括提供初始半导体结构，该初始半导体结构包括：基础衬底；形成于基础衬底上的第一牺牲层；设置在第一牺牲层上的堆叠结构；穿过堆叠结构和第一牺牲层形成的多个沟道；以及穿过堆叠结构形成并且暴露第一牺牲层的栅极线沟槽。该方法还包括：在栅极线沟槽的侧壁上形成至少一个保护层；使用至少一个保护层作为蚀刻掩模来去除第一牺牲层，以暴露多个沟道中的每者的部分和基础衬底的表面；以及在基础衬底和多个沟道的所暴露的表面上形成外延层。
存储器件及其形成方法

[发明专利]三维存储器件及其制造方法-CN202080000388.9有效
发明人：薛磊;姚兰;薛家倩;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-17 - 公布日： 2021-08-17 - 主分类号： H01L27/11568 文献下载
摘要：提供了三维(3D)存储器件和用于形成该3D存储器件的方法的实施例。在示例中，3D存储器件包括在衬底上方延伸的多个导体层、垂直地延伸穿过导体层到衬底的沟道结构、以及延伸穿过导体层到衬底的源极结构。沟道结构可以包括阻挡层，该阻挡层具有彼此不连接的多个阻挡部分。每个阻挡部分可以包括(i)在相应的导体层下的垂直阻挡部分、以及(ii)覆盖相应的导体层的相应的横向表面的至少一个横向阻挡部分。沟道结构还可以包括存储层，该存储层具有彼此不连接的多个存储部分，每个存储部分在相应的垂直阻挡部分下并与其接触。
三维存储器件及其制造方法

[发明专利]三维存储器及其制备方法-CN202010015739.5有效
发明人：耿万波;薛磊;薛家倩;刘小欣;黄波;高庭庭 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-07 - 公布日： 2021-08-06 - 主分类号： H01L27/11568 文献下载
摘要：本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在衬底上形成隔离层；在三维存储器中形成包括阻挡层与半导体层的存储结构；其中，阻挡层围设在半导体层的周边；刻蚀所述存储结构朝向衬底的一侧，以暴露出半导体层；沿暴露出的半导体层形成第一半导体结构；其中，第一半导体结构连接半导体层，且至少部分隔离层位于衬底与第一半导体结构之间。本申请提供的三维存储器的制备方法分步形成半导体结构，提高三维存储器的良率。
三维存储器及其制备方法

[发明专利]三维存储器及其制备方法、电子设备-CN202010079376.1有效
发明人：耿万波;薛磊;薛家倩;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-03 - 公布日： 2021-07-20 - 主分类号： H01L27/11524 文献下载
摘要：本申请提供了三维存储器及其制备方法、电子设备。其中三维存储器包括衬底，第一导体结构，以及阵列存储层。第一导体结构设于衬底的一侧，第一沟道孔内设有第一NAND串。阵列存储层设于第一导体结构背离衬底的一侧，阵列存储层上设有第二沟道孔，第二沟道孔在第一导体结构上的正投影位于第一沟道孔内，第二沟道孔内设有第二NAND串。本申请通过将相关技术中尺寸相同的沟道层设计成尺寸不同的第一NAND串与第二NAND串，并使位于下方的第一NAND串的尺寸大于上方的第二NAND串的尺寸，这样可在去除牺牲层之后更好地支撑阵列存储层，防止第一NAND串与第二NAND串发生断裂或损坏的风险，降低三维存储器的制备难度。
三维存储器及其制备方法电子设备

1
2
3
下一页»
尾页
共 36 条