“潘伦帅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]一种通用、可配置的高能效池化计算多行输出方法-CN202111569090.2有效
发明人：黄明强;潘伦帅;薛鹏;于淑会 -专利权人：中国科学院深圳先进技术研究院
申请日： 2021-12-21 - 公布日： 2023-07-25 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种通用、可配置的高能效池化计算多行输出方法，包括以下步骤：计算高度方向的最大输入行数；计算高度方向的最大输出行数；判断高度方向的分割次数是否为1，大于1，分别求出第一次高度方向输出的行数、输入行数；中间次高度方向输出的行数、输入行数；判断Hout能否被中间次数的高度方向输入行数整除？若不能，确定高度方向分割次数；最后一次高度方向的输出行数＝(Hout‑第一次高度方向的输出行数)％中间次数的高度方向的输出行数；本发明采用池化计算多行输出方法，在节省空间和提高效率上找到了一个平衡点，通过设计2D计算单元的存储空间为2倍的1D缓冲区存储空间，既满足通常多行输出的要求，也满足节约电路面积降低能耗的要求。
一种通用配置能效计算输出方法

[发明专利]一种忆阻器卷积神经网络硬件系统-CN202110490945.6在审
发明人：张伟;黄明强;潘伦帅;钟高阔;李江宇 -专利权人：桂林电子科技大学;中国科学院深圳先进技术研究院
申请日： 2021-05-06 - 公布日： 2022-11-08 - 主分类号： G06N3/063 文献下载
摘要：本申请涉及人工智能神经网络，具体公开一种忆阻器卷积神经网络硬件系统，包括忆阻器阵列和输入模块，所述忆阻器阵列由若干忆阻器阵列形成；其特征在于，每两个器件构成一差分电路，组成每个差分电路的两器件绑定成个一神经元；该两器件中至少有一个包括忆阻器；基于构成每个差分电路的两器件的电性参数之差映射神经元的权重；所述输入模块用于根据外部计算单元基于神经元权重的更新方向反馈的信号，向忆阻器施加正向单步电脉冲或负向单步电脉冲。上述方案，简化了忆阻神经网络系统的权重更新计算过程并降低该过程中计算资源的消耗并加速硬件计算速度。
一种忆阻器卷积神经网络硬件系统

[发明专利]一种忆阻器卷积神经网络权重训练方法及装置-CN202110491512.2在审
发明人：张伟;黄明强;潘伦帅;钟高阔;李江宇 -专利权人：桂林电子科技大学;中国科学院深圳先进技术研究院
申请日： 2021-05-06 - 公布日： 2022-11-08 - 主分类号： G06N3/04 文献下载
摘要：本申请涉及人工智能网络，具体公开一种忆阻器卷积神经网络权重训练方法及装置，通过若干差分电路构成神经网络硬件系统的忆阻器阵列，每两个器件构成一差分电路，该两器件中至少有一个包括忆阻器；所述方法包括：绑定构成每个差分电路的两器件形成一个神经元；根据两器件的电性参数之差映射神经元的权重；通过施加单步脉冲对神经元权重进行更新，获得神经元权重的更新方向；在权重的更新方向为正向时，对忆阻器施加正向单步脉冲对神经元权重进行再次更新；在权重的更新方向为负向时，对忆阻器施加负向单步脉冲对神经元权重进行再次更新；在所有神经元的权重更新迭代达到收敛条件时，结束迭代完成训练。简化了忆阻神经网络系统的权重更新计算过程并降低该过程中计算资源的消耗。
一种忆阻器卷积神经网络权重训练方法装置

[发明专利]一种通用、可配置的高能效池化计算单行输出系统和方法-CN202111567518.X在审
发明人：黄明强;潘伦帅;薛鹏;于淑会 -专利权人：中国科学院深圳先进技术研究院
申请日： 2021-12-21 - 公布日： 2022-04-19 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种通用、可配置的高能效池化计算单行输出系统和方法，该系统包括上位机的可配置参数计算模块、下位机的可配置寄存器阵列操作控制模块、直接寄存器访问模块、以及计算模块；所述的计算模块按照可配置寄存器阵列操作控制模块发送的控制参数，进行与控制参数相匹配的高效能池化计算，并将计算结果用过直接寄存器访问模块发送到片外存储器DDR、由片外存储器DDR对计算结果进行保存；该方法包括池化计算宽度方向参数配置方法、以及高能效池化计算单行输出方法。本发明采用池化计算单行输出的方法，使得片上存储面积减少了至少三分之二，有效减少了电路面积和降低了能耗，从而解决了支持任意类型的池化计算的瓶颈问题和接触了后顾之忧。
一种通用配置能效计算单行输出系统方法