“深圳芯能半导体技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果124个，建议您升级VIP下载更多相关专利

[发明专利]一种降低关断损耗的IGBT芯片及其制作方法-CN202311158576.6在审
发明人：彭贤春;刘坤;滕渊;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-09-08 - 公布日： 2023-10-13 - 主分类号： H01L29/423 文献下载
摘要：本发明提供了一种降低关断损耗的IGBT芯片及其制作方法，该IGBT芯片包括顶层金属层、P+发射极、N+发射极、P型体区、CS层、栅极多晶硅、栅极氧化层、N‑Sub、N型场终止区以及P+集电极；其中，所述由栅极多晶硅和栅极氧化层构成的沟槽栅极结构间增加有耗尽栅结构。本发明通过引入耗尽栅结构，当IGBT导通时，耗尽栅中间包围的区域表现为高阻态，在IGBT导通时不提供电流路径；当IGBT关断时，电流路径打开，快速提取器件的空穴，降低IGBT的关断损耗。
一种降低损耗 igbt 芯片及其制作方法

[发明专利]一种可降低VF的IGBT芯片及其制作方法-CN202311158549.9在审
发明人：彭贤春;刘坤;滕渊;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-09-08 - 公布日： 2023-10-13 - 主分类号： H01L29/36 文献下载
摘要：本发明提供了一种可降低VF的IGBT芯片及其制作方法，该IGBT芯片包括顶层金属层、N+发射极、P型体区、CS层、P型掺杂区、N‑Sub、N型场终止区以及P+集电极；其中，通过调节P型掺杂区和CS层浓度以降低芯片正向导通压降VF。本发明在栅极沟槽底部引入P型掺杂区，通过调节P型掺杂区浓度，不影响器件击穿电压下增加CS层浓度，减小器件VF，降低静态导通损耗，减小沟槽底部电场强度，提升了栅氧可靠性。
一种降低 vf igbt 芯片及其制作方法

[发明专利]逆导型横向绝缘栅双极型晶体管及其制备方法、芯片-CN202310949271.0在审
发明人：杨磊;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-07-28 - 公布日： 2023-09-19 - 主分类号： H01L29/06 文献下载
摘要：本申请属于功率器件技术领域，提供了一种逆导型横向绝缘栅双极型晶体管及其制备方法、芯片，通过设置第一多晶硅层和第二多晶硅层尽可能减小LIGBT沟槽多晶硅的面积，达到减小米勒电容、降低开关损耗的目的，并且利用第二多晶硅层形成独立的沟道二极管达到续流的目的，改善器件的反向恢复特性，利用电子阻挡层、水平多晶硅场板、介质氧化层以及发射极金属层形成的独特结构达到排斥电子的目的，使得从N型源极区流出的电子在第一多晶硅层施加正偏电压的情况下只能从P型集电区向N型缓冲层和N型漂移层注入的空穴复合，避免了半导体器件工作时产生的负阻现象。
逆导型横向绝缘栅双极型晶体管及其制备方法芯片

[发明专利]一种抗静电的IGBT芯片及其制作方法-CN202311055168.8在审
发明人：李江华 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种抗静电的IGBT芯片及其制作方法，该芯片包括：自底而上的阳极区、N型场终止区、N型硅衬底、P型体区、N+发射极、栅极多晶硅区、抗静电多晶硅以及顶层金属层；其中，所述栅极多晶硅区为沟槽结构，且所述栅极多晶硅区的沟槽结构顶部设置有所述抗静电多晶硅，所述抗静电多晶硅的电阻率大于10万欧姆。本发明直接在栅极多晶硅区的顶部水平放置一层多晶，形成抗静电多晶硅，且抗静电多晶硅一端和栅极多晶硅区相连，另外一端和接触孔相连，接触孔连接到N+发射极上，形成栅极和发射极的并联，且抗静电多晶电阻率大于10万欧姆，这样，即使栅极和发射极处于开路状态，在静电通过的时候，静电又能通过抗静电多晶硅释放，从而保护IGBT器件。
一种抗静电 igbt 芯片及其制作方法

[发明专利]一种带ESD结构的IGBT芯片及其制作方法-CN202311057605.X在审
发明人：李江华 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种带ESD结构的IGBT芯片及其制作方法，该芯片包括：自上而下的顶层金属区、ESD结构、多晶硅区、N+发射极、P型体区、N型硅衬底、N型场终止区以及P+阳极区；其中，所述多晶硅区的顶部水平形成有一层水平多晶硅，所述水平多晶硅上形成有横向放置的NPN结构以构成所述ESD结构。本发明通过在多晶硅区的顶部水平形成有一层水平多晶硅，所述水平多晶硅上形成有横向放置的NPN结构以构成所述ESD结构，然后使得多晶硅区和接触孔通过ESD结构相连，由于接触孔是与发射极所在的N+区域相连，使得栅极多晶和发射极之间并联了ESD结构，从而保护了栅极和发射极。
一种 esd 结构 igbt 芯片及其制作方法

[发明专利]一种具电极间电容结构的IGBT芯片及其制作方法-CN202311055712.9在审
发明人：李江华 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种具电极间电容结构的IGBT芯片及其制作方法，该芯片包括：N型硅衬底、二氧化硅区、P型体区、N+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、N型场终止区、P+阳极区、Cgs发射极端电极以及Cgs栅极端电极；其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层与二氧化硅层构成一种电容结构，且该电容结构与所述Cgs发射极端电极以及Cgs栅极端电极分别相连，以实现在Cgd不变的同时改变Cgs。本发明提出了一种新的IGBT结构，在栅极多晶硅区的顶部，形成一个与栅极和发射极并联的电容，将改变Cgs的大小。
一种电极电容结构 igbt 芯片及其制作方法

[发明专利]一种栅极电容可调的IGBT芯片及其制作方法-CN202311057369.1在审
发明人：李江华 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种栅极电容可调的IGBT芯片及其制作方法，该芯片包括：P+阳极区、N型场终止区、N型硅衬底、P型体区、N+发射极、栅极多晶硅区、氮化硅区以及顶层金属层；其中，所述栅极多晶硅区为沟槽结构，且所述栅极多晶硅区内部嵌入有所述氮化硅区以形成串联电容，且通过调整所述氮化硅区中氮化硅的厚度进行电容大小调节以实现栅极电容可调。本发明通过在IGBT栅极结构的多晶硅区内增加氮化硅以等效一串联电容，在串联了电容之后，整体的栅极电容将会降低，并且可以通过调节氮化硅的厚度进行电容大小的调节。
一种栅极电容可调 igbt 芯片及其制作方法

[发明专利]一种具大面积有源区的IGBT芯片及其制作方法-CN202311057625.7在审
发明人：李江华 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种具大面积有源区的IGBT芯片及其制作方法，该芯片包括自底而上的衬底、深沟槽、终端环、浅沟槽、栅极多晶硅、N+发射极、接触孔和金属层；其中，所述深沟槽为所述IGBT芯片中最边缘沟槽，且所述深沟槽的深度大于所述浅沟槽的深度。本发明利用把最边缘的Trench刻蚀得更深的方式，起到阻挡终端环往有源区扩散的作用，使得终端环不再包裹有源区的Trench，实现有源区面积的最大化，这种边缘深沟槽结构能有效阻挡终端环往有源区扩散，增大有源区面积，提升IGBT芯片电流负载能力。
一种大面积有源 igbt 芯片及其制作方法

[发明专利]一种沟槽栅IGBT芯片的元胞结构及制作方法-CN202310932013.1在审
发明人：腾渊;刘坤;彭贤春 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-07-27 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种沟槽栅IGBT芯片的元胞结构及制作方法，沟槽栅IGBT芯片的元胞结构包括：单晶硅衬底、氧化层、P型硅区、N型硅区、多晶硅栅极、隔离介质层、正面金属层、钝化层以及反面金属层；多晶硅栅极位于沟槽内，多晶硅栅极包括真栅沟槽和假栅沟槽，在任一两条真栅沟槽的版图终点附近将两条真栅进行封口，且封口后的封闭区域为接地的Pwell区，或者浮空的Dummy P区。本发明在两条真栅沟槽的版图终点附近，将两条真栅进行封口的图形设计，这样在芯片开通的过程中，可以有效阻挡N+发射极一侧的沟道电流绕过平面真栅沟槽终点，到达另一侧的沟道反型层区域，从而有效地起到缓解芯片在开通过程中的电流震荡的效果。
一种沟槽 igbt 芯片结构制作方法

[发明专利]一种具高短路承受力的沟槽栅IGBT芯片及其制作方法-CN202310932162.8在审
发明人：刘坤;腾渊;彭贤春 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-07-27 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种具高短路承受力的沟槽栅IGBT芯片及其制作方法，该沟槽栅IGBT芯片包括：元胞区和终端区，所述元胞区包括P型硅区，元胞区的P型硅区包括Pwell区和Dummy P区，Dummy P区为半浮空设计，且在Dummy P区的两端各打一个或者一组接触孔，在Dummy P区底部设置若干组非连续的高浓度P+区。本发明提出的半浮空的Dummy P区元胞设计，在导通状态下，大部分的Dummy P区都可以认为是近似浮空的状态，能够起到与全浮空Dummy P区几乎相同的提升器件正面载流子浓度的效果，同时在短路状态下，Dummy P区又可以认为是接地的电位，Dummy P区底部的非连续高浓度P+区会参与PN结的耗尽，可以大幅减小沟道部分的Pwell区耗尽深度，提升器件的短路承受能力。
一种短路承受力沟槽 igbt 芯片及其制作方法

[发明专利]一种具栅极电阻的IGBT芯片及其制作方法-CN202310932412.8在审
发明人：刘坤;腾渊;彭贤春 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-07-27 - 公布日： 2023-08-25 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种具栅极电阻的IGBT芯片及其制作方法，该IGBT芯片包括：元胞区、栅极电阻区以及终端区；所述元胞区、栅极电阻区均包括多晶硅区，元胞区和栅极电阻区中的多晶硅区为沟槽结构，将所述栅极电阻区置于IGBT芯片栅极压焊点下方区域。本发明使用沟槽中的填充多晶硅制作栅极电阻，与先进的小尺寸沟槽栅元胞制造工艺完全兼容，避免了因多晶硅CMP工艺带来的问题。由于在小尺寸的沟槽栅元胞制造工艺中，沟槽的横向尺寸通常较小，远小于传统的平面多晶硅薄膜的尺寸，所以电流向接触孔外侧扩展的效应几乎可以忽略，这样也提升了栅极串联电阻的设计精度。
一种栅极电阻 igbt 芯片及其制作方法

[发明专利]一种具沟槽场截止结构的IGBT芯片及其制作方法-CN202310932428.9在审
发明人：腾渊;刘坤;彭贤春 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-07-27 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种具沟槽场截止结构的IGBT芯片及其制作方法，该IGBT芯片包括：元胞区和终端区，终端区包括场截止结构，场截止结构包括至少一个多晶硅沟槽区和至少一个多晶硅膜层区，至少一个多晶硅沟槽区和至少一个多晶硅膜层区连通，且至少一个多晶硅膜层区沿芯片内侧延伸。本发明在芯片终端区的外侧，采用与元胞区同时形成的沟槽结构作为电场截止环，沟槽中填充的重掺杂N型多晶硅可以起到电场截止层的效果，远远大于传统的N+截止环的结深，同时省略了额外的工艺热过程，这样能够与元胞区的栅极沟槽在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升终端区场截止结构对于电场的阻断效果。
一种沟槽截止结构 igbt 芯片及其制作方法

[发明专利]一种沟槽MOSFET器件及其制备方法、芯片-CN202211239621.6有效
发明人：张枫;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-10-11 - 公布日： 2023-07-21 - 主分类号： H01L29/06 文献下载
摘要：本申请属于功率器件技术领域，提供了一种沟槽MOSFET器件及其制备方法、芯片，N型衬底、N型外延层、P型掺杂层层叠设置，多晶硅层设于N型外延层以及P型掺杂层内，栅极氧化层设于多晶硅层与P型掺杂层之间以及多晶硅层与N型外延层之间，栅极金属层设于层间介质层表面的第一预设区域；源极金属层设于层间介质层表面与第一预设区域不接触的第二预设区域，源极金属层通过层间介质层上的第一接触孔与多晶硅层连接，如此可以将源极和漏极之间的结电容变成氧化层电容，在漏极电压变化时使得电压可以通过源极和漏极之间的电容泄放能量，解决目前的功率MOSFET在开关过程中由于漏极电压突然变化导致的栅极电压震荡、器件雪崩击穿等问题。
一种沟槽 mosfet 器件及其制备方法芯片

[实用新型]一种交流电机变频软启动电路-CN202223489244.X有效
发明人：王永宽;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-12-21 - 公布日： 2023-07-21 - 主分类号： H02P1/26 文献下载
摘要：本实用新型公开了一种交流电机变频软启动电路，涉及交流电机变频启动技术领域，该电路包括：变频启动电路的供电端用于输入三相电源，变频启动电路的第一输出端连接第一切换装置的第一输入端，变频启动电路的第二输出端连接第二切换装置的第一输入端，变频启动电路的第三输出端连接第三切换装置的第一输入端；第一切换装置的第二输入端、第二切换装置的第二输入端和第三切换装置的第二输入端用于输入三相电源，第一切换装置的输出端、第二切换装置的输出端和第三切换装置的输出端用于连接外部交流电机；该电路提高了交流电机的整体工作效率。
一种交流电机变频启动电路

[发明专利]一种软度调制型IGBT器件及其制备方法、芯片-CN202310233712.7在审
发明人：杨磊;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2023-02-28 - 公布日： 2023-06-02 - 主分类号： H01L29/739 文献下载
摘要：本申请属于功率器件技术领域，提供了一种软度调制型IGBT器件及其制备方法、芯片，通过在N型场终止层与N型漂移层之间形成包括N型扩散层和局域载流子寿命控制层的软度调制区，且设置N型扩散层的掺杂浓度小于N型场终止层的掺杂浓度，然后在N型漂移层上形成正面IGBT结构和正面保护层，使得在IGBT器件处于较低的工作电压时，能够在器件关断末期提供载流子维持关断电流，并维持关断软度，减少关断时间和关断损耗，而在IGBT器件处于较高的工作电压时，保证器件的耗尽层能在N型扩散层内截止，使得IGBT器件的关断电流不会发生振荡，解决了目前IGBT器件在电压波动时存在的电流拖尾长、损耗大、过压失效风险较大的问题。
一种调制 igbt 器件及其制备方法芯片

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 124 条