“植木诚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]磁阻元件和半导体器件-CN201980072276.1在审
发明人：末光克巳;植木诚;盛一正成 -专利权人：索尼半导体解决方案公司
申请日： 2019-10-30 - 公布日： 2021-06-25 - 主分类号： H01L43/08 文献下载
摘要：根据本公开的磁阻元件包括：多层结构体40，该多层结构体40至少由磁化固定层、中间层和存储层组成；第一侧壁51，形成在多层结构体40的侧壁上；第二侧壁52，形成在该第一侧壁51上；该第一侧壁51由防止氢的进入的绝缘材料(诸如SiN或AlOx)制成；并且该第二侧壁52由储氢材料(诸如钛)制成。
磁阻元件半导体器件

[发明专利]半导体器件及其制造方法-CN201710785299.X在审
发明人： 植木诚;长谷卓 -专利权人：瑞萨电子株式会社
申请日： 2017-09-04 - 公布日： 2018-03-13 - 主分类号： H01L45/00 文献下载
摘要：一种半导体器件及其制造方法。具体涉及电阻变化元件，其包括彼此间隔开的第一和第二电极，与第一电极相邻的金属材料层，与金属材料层和第一电极相邻的氧化物层，和连续布置在第二和第一电极之间和在第二电极和氧化物层之间的电阻变化层。电阻变化层由金属氧化物制成。金属材料层由金属或金属化合物制成。氧化物层由形成金属材料层的材料的氧化物制成。第一电极由钌、氧化钌、铱、氧化铱、铂、金或铜制成。形成氧化物层的氧化物的氧化物形成自由能高于形成电阻变化层的氧化物的氧化物形成自由能。
半导体器件及其制造方法

[发明专利]半导体器件-CN201510134983.2有效
发明人： 植木诚;竹内洁;长谷卓 -专利权人：瑞萨电子株式会社
申请日： 2015-03-26 - 公布日： 2015-09-30 - 主分类号： H01L23/522 文献下载
摘要：提供一种半导体器件，其具有较小的特性变化。该半导体器件配备有形成在层间绝缘膜中的插塞，设置在插塞上并耦合至插塞的下电极，设置在下电极上并由金属氧化物制成的中间层，以及设置在中间层上的上电极。中间层具有邻接下电极和上电极的层叠区。层叠区的至少一部分不与插塞重叠。插塞的至少一部分不与层叠区重叠。
半导体器件

[发明专利]配合计划生成装置、方法、程序和记录介质-CN200980102579.X有效
发明人：小林敬和;屋地靖人;石井义人;石山理;植木诚;斋藤元治;铃木丰;野村诚治;渡边裕司;金泽典一;佐藤智宏 -专利权人：新日本制铁株式会社
申请日： 2009-01-16 - 公布日： 2010-12-15 - 主分类号： G05B19/418 文献下载
摘要：本发明提供一种用于生成将多种配合原材料混合起来的配合计划的配合计划生成装置，其包含：模拟器(201、202)，用于计算配合原材料的供求状态和混合后的特性；输入数据调入部(301)模型构建单元(203、204)，其基于包含配合原材料的进货计划、配合原材料的库存状况、配合原材料的特性、费用信息在内的数据，以从筹划开始日期时间起的预先设定的最佳化期间为对象，构建用于表达配合原材料的供求平衡制约的数学模型及用于表达混合后的特性制约的数学模型；计划部(205)，其使用模型构建部(203、204)所构建的数学模型，基于与费用相关而构建的目的函数进行最佳化计算，计算出针对所述模拟器(201、202)的指示。
配合计划生成装置方法程序记录介质

[发明专利]半导体装置及其制造方法-CN200880001355.5无效
发明人：田上政由;林喜宏;多田宗弘;小野寺贵弘;古武直也;植木诚;天野真理 -专利权人：日本电气株式会社
申请日： 2008-01-08 - 公布日： 2009-10-28 - 主分类号： H01L21/3205 文献下载
摘要：一种具有多层布线的半导体装置，该多层布线具有在绝缘膜中的预定区域形成的铜布线膜、衬层膜和高熔点金属膜。铜布线膜是多晶，构成多晶的晶粒中占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，并具有与贵金属衬层膜的结晶匹配性。在高熔点金属膜是Ti，贵金属衬层膜是钌膜时，高熔点金属的钛固溶在钌中成为贵金属衬层，形成兼具抗铜扩散性和铜结晶匹配性的铜布线。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN200780047805.X无效
发明人： 植木诚;山本博规;林喜宏;伊藤文则;福本能之 -专利权人：日本电气株式会社
申请日： 2007-12-20 - 公布日： 2009-10-28 - 主分类号： H01L21/768 文献下载
摘要：本发明旨在抑制布线可靠性的劣化并降低布线的有效介电常数。具体公开了一种半导体装置，其中含铜布线覆盖有阻挡绝缘膜，所述阻挡绝缘膜包括含不饱和烃和无定形碳的有机二氧化硅组分。即，所述含铜布线被阻挡绝缘膜覆盖，所述阻挡绝缘膜具有含不饱和烃和无定形碳的有机二氧化硅结构。因此，降低了布线间的电容而不会劣化所述含铜布线的可靠性，从而实现了具有低功率消耗的高速LSI。
半导体装置及其制造方法

[发明专利]防水模组连接器-CN200410042681.4无效
发明人：小山田孝士;植木诚 -专利权人：日本电气株式会社
申请日： 2004-05-31 - 公布日： 2005-02-02 - 主分类号： H01R13/46 文献下载
摘要：本发明提供了一种防水模组连接器，其包括将被固定到设备上的插座和可拆卸地耦合到所述插座的插头。插座包括：插座体(1)，具有分别朝向所述设备外部和内部的第一和第二插座开口；具有彼此朝向相反的第一和第二插孔开口的模组插孔单元；和固定器(18)，其将所述模组插孔单元固定于所述插座体(1)中，使得第一和第二插孔开口分别朝向第一和第二插座开口。插头包括：通信电缆(23)穿过其的插头体(21)；连接至该通信电缆的模组插头；第一定位单元，将模组插头固定于插头体内特定位置；帽(31)，将所述插头体可拆卸地耦合至插座体(1)，使得模组插头被插入第一插座开口中；和确保插座体和插头体之间的防水的防水单元(40)。
防水模组连接器