“李康设”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]熔丝单元电路、熔丝单元阵列及包括其的存储器件-CN201510559976.7有效
发明人： 李康设 -专利权人：爱思开海力士有限公司
申请日： 2015-09-06 - 公布日： 2021-01-15 - 主分类号： G11C17/16 文献下载
摘要：本发明提供一种熔丝单元电路可以包括位线；第一熔丝晶体管，其具有第一编程状态和第二编程状态；第一选择晶体管，其耦接至第一熔丝晶体管的一端子与位线之间，且适于在第一熔丝晶体管被选中时导通；第二熔丝晶体管，包括一端子，其耦接至第一熔丝晶体管的另一端子，并具有第一编程状态和第二编程状态；以及第二选择晶体管，其耦接至第二熔丝晶体管的另一端子与位线之间，且适于在第二熔丝晶体管被选中时导通。
单元电路阵列包括存储器件

[发明专利]半导体器件及其操作方法-CN201510194519.2有效
发明人： 李康设 -专利权人：爱思开海力士有限公司
申请日： 2015-04-22 - 公布日： 2020-09-25 - 主分类号： G11C17/18 文献下载
摘要：一种半导体器件，包括：一个或更多个内部电路；非易失性存储器电路，包括适用于储存用于非易失性存储器电路的第一数据的第一区域和适用于储存用于内部电路的第二数据的第二区域；第一寄存器，适用于暂时储存第一数据；一个或更多个第二寄存器，适用于暂时储存第二数据；以及控制电路，适用于控制非易失性存储器电路当执行启动操作时分别将第一数据和第二数据传送至第一寄存器和第二寄存器。
半导体器件及其操作方法

[发明专利]半导体器件-CN201410810867.3有效
发明人：尹泰植;李康设 -专利权人：爱思开海力士有限公司
申请日： 2014-12-23 - 公布日： 2019-04-02 - 主分类号： G05B19/042 文献下载
摘要：一种半导体器件可以包括：多个输出路径，其分别包括多个穿通硅通孔(TSV)，并且适于传送测试确认信息；信息提供器，其适于将测试确认信息提供至多个TSV；以及输出控制器，其适于选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径。
半导体器件

[发明专利]存储器和存储系统-CN201310646694.1有效
发明人：朴日光;李康设 -专利权人：爱思开海力士有限公司
申请日： 2013-12-04 - 公布日： 2018-07-06 - 主分类号： G11C7/10 文献下载
摘要：一种存储器可以包括：第一单元阵列至第N单元阵列，被配置成包括多个存储器单元；以及一个或更多个第一数据输入/输出焊盘至第N数据输入/输出焊盘，分别与第一单元阵列至第N单元阵列相对应，其中，所述一个或更多个第一数据输入/输出焊盘至第N数据输入/输出焊盘被配置成将数据输入至第一单元阵列至第N单元阵列/从第一单元阵列至第N单元阵列输出数据。
单元阵列输入/输出焊盘存储器第一数据输出焊盘存储器单元存储系统输出数据配置

[发明专利]半导体集成电路-CN201110244035.6有效
发明人： 李康设;李在真;任才爀 -专利权人：海力士半导体有限公司
申请日： 2011-08-24 - 公布日： 2012-10-24 - 主分类号： H01L23/50 文献下载
摘要：本发明公开了一种半导体集成电路，包括：半导体芯片；多个第一穿通芯片通孔，多个第一穿通芯片通孔穿通半导体芯片竖直地形成，并且被配置为作为用于第一电源的接口而操作；以及第一公共导电层，第一公共导电层被设置在半导体芯片之上，并且将所述多个第一穿通芯片通孔沿水平方向彼此耦接。
半导体集成电路

[发明专利]半导体装置-CN201110289510.1有效
发明人：朴日光;李康设 -专利权人：海力士半导体有限公司
申请日： 2011-09-27 - 公布日： 2012-08-22 - 主分类号： G06F13/20 文献下载
摘要：本发明提供一种包括多芯片模块的半导体装置，所述多芯片模块包括第一芯片和第二芯片。所述半导体装置包括：第一数据线，所述第一数据线在第一芯片中，用以承载第一读取数据；第一控制器，所述第一控制器在第一芯片中，被配置成基于从第一数据线传送来的第一读取数据而在第一芯片中的第一输出数据线上产生第一输出数据；第一数据传送器，所述第一数据传送器被配置成将第一输出数据线与第二芯片电连接。
半导体装置

[发明专利]半导体集成电路及其控制方法-CN201110265437.4在审
发明人：尹泰植;李康设 -专利权人：海力士半导体有限公司
申请日： 2011-09-08 - 公布日： 2012-08-01 - 主分类号： G11C29/44 文献下载
摘要：本发明公开了一种半导体集成电路及其控制方法。该半导体集成电路包括第一芯片和与第一芯片层叠在一起的第二芯片。第一存储区形成在第二芯片上，而用于修复第一存储区的失效的第二存储区形成在第一芯片上。
半导体集成电路及其控制方法

[发明专利]具有三维层叠封装结构的集成电路-CN201110210342.2有效
发明人： 李康设 -专利权人：海力士半导体有限公司
申请日： 2011-07-26 - 公布日： 2012-07-11 - 主分类号： H01L23/538 文献下载
摘要：本发明公开了一种集成电路，包括第一半导体芯片，所述第一半导体芯片包括沿竖直方向插入的用于第一电压的多个第一穿通芯片通孔和用于第二电压的多个第二穿通芯片通孔。第二半导体芯片层叠在第一半导体芯片之上，并包括所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔。多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接。第一导线被配置为将所述多个第一连接焊盘彼此耦接，第二导线被配置为将所述多个第二连接焊盘彼此相耦接。隔离层插入第一导线与第二导线之间。
具有三维层叠封装结构集成电路

[发明专利]半导体存储装置及其字线驱动方法-CN200910133943.0有效
发明人：尹泰植;李康设 -专利权人：海力士半导体有限公司
申请日： 2009-04-14 - 公布日： 2010-03-17 - 主分类号： G11C8/00 文献下载
摘要：本发明涉及半导体存储装置及其字线驱动方法。具有多个单元块的半导体存储装置包括：块解码单元，其配置成对用于选择相应单元块的输入地址进行解码以产生块选择信号；块信息地址产生单元，其配置成对块选择信号和用于选择相应单元块内的待启动的字线的分配地址执行逻辑运算，以产生仅在选择相应单元块时被启动的块信息地址；以及字线驱动单元，其配置成响应于块信息地址而选择字线。
半导体存储装置及其驱动方法

[发明专利]半导体存储装置-CN200810176504.3无效
发明人： 李康设;尹锡彻 -专利权人：海力士半导体有限公司
申请日： 2008-11-07 - 公布日： 2010-01-06 - 主分类号： G11C5/06 文献下载
摘要：本发明公开了一种防止读操作中在数据输入/输出焊垫处产生的电源噪声影响数据选通信号焊垫的半导体存储装置。所述半导体存储装置包括用于数据输出电路的第一电源电压焊垫、第一电源网格以及用于数据选通信号输出电路的第二电源电压焊垫。所述第一电源网格将第一电源电压焊垫彼此相连接。所述第二电源电压焊垫与所述第一电源网格电气地相分离。
半导体存储装置

[发明专利]半导体存储装置-CN200810215038.5无效
发明人：李银石;李康设 -专利权人：海力士半导体有限公司
申请日： 2008-09-04 - 公布日： 2009-03-11 - 主分类号： G11C7/10 文献下载
摘要：一种半导体存储装置具有副孔区的简单布局图案。该半导体存储装置，包括：段输入/输出线；第一局部输入/输出线和第二局部输入/输出线，分别对应于所述段输入/输出线；输入/输出开关，被配置为响应于第一开关控制信号将段输入/输出线选择性地连接到所述第一局部输入/输出线；以及假输入/输出开关，其连接到第二局部输入/输出线，但是不连接到所述段输入/输出线。
半导体存储装置

[发明专利]输入缓冲电路-CN200310124801.0无效
发明人：李在真;李康设 -专利权人：海力士半导体有限公司
申请日： 2003-10-30 - 公布日： 2004-08-11 - 主分类号： H03K19/0175 文献下载
摘要：公开了一种在SSTL接口中使用的输入装置，它包括差动缓冲器，用于比较外部输入信号和从外部输入的参考电位；CMOS缓冲器，用于缓冲所述外部输入信号。在该输入装置中，当未从外部输入指令信号或地址信号时，和当执行例如刷新操作的预定操作时CMOS缓冲器工作，由此减少了备用状态中的功率消耗。进一步，为了防止当参考电位没有保持在正常操作范围中时输入装置的不正常工作，在所述输入装置中还包括一个参考电位电平检测电路，从而当参考电位偏离预定的正常工作范围时CMOS缓冲器工作。再有，为了当输入信号完全摆动时使能输入缓冲器作为CMOS工作，在所述输入装置中还包括一个用于检测从外部输入的输入信号的电位的电路。
输入缓冲电路

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top