“李咏絮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体蚀刻结构的形成方法及残留聚合物的去除方法-CN202010835373.6在审
发明人：李雪林;李咏絮 -专利权人：和舰芯片制造（苏州）股份有限公司
申请日： 2020-08-19 - 公布日： 2022-02-22 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种半导体蚀刻结构的形成方法，其包括以下步骤：提供一半导体基底；在所述半导体基底上形成光阻层；图案化所述光阻层，并以图案化后的光阻层为掩膜，对所述半导体基底进行等离子体蚀刻，在所述等离子体蚀刻过程中，部分光阻变质形成聚合物；进行第一干式蚀刻以去除光阻层；进行第一湿式蚀刻以去除大部分聚合物；进行第二干式蚀刻以去除残留的光阻；以及进行第二湿式蚀刻以去除残留的聚合物。本发明还提供一种蚀刻后残留聚合物的去除方法。本发明提供的方法能够有效去除等离子体蚀刻过程中产生的聚合物，从而降低缺陷率，保证了半导体器件的成品率和可靠性。
半导体蚀刻结构形成方法残留聚合物去除

[发明专利]改善LDMOS高压侧击穿电压的装置及其制备方法-CN202010691317.X在审
发明人：屠孝瑜;李咏絮 -专利权人：和舰芯片制造（苏州）股份有限公司
申请日： 2020-07-17 - 公布日： 2022-01-18 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种改善LDMOS高压侧击穿电压的装置，包括：P型衬底，该P型衬底的上端的两侧分别设置有带保护环的P+区和场氧化层，P+区与场氧化层连接，P型衬底的上端形成有分别对称分布的源级和栅极，源级与栅极连接，栅极处设置有连接的场氧化层，栅极之间形成漏级，漏级处形成有高压N型轻掺杂漏区；P阱，该P阱在P型衬底的两侧形成并且设置在P+区下方；以及高压深N阱，该高压深N阱形成在P型衬底中并且两侧与P阱接触，其中高压深N阱为高剂量的高压深N阱，P型衬底由高阻硅片制成。此外，本发明还涉及上述装置的制备方法。通过本发明的装置和制备方法，本发明可以降低RSDNW从而提升击穿，改善寄生BJT的耐压。
改善 ldmos 高压侧击电压装置及其制备方法

[发明专利]改善集成电路器件中接触窗因短路漏电的方法及其接触窗-CN200710163424.X无效
发明人：张进刚;李咏絮;任丙振 -专利权人：和舰科技（苏州）有限公司
申请日： 2007-10-22 - 公布日： 2009-04-29 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及集成电路器件，且特别涉及一种改善集成电路器件中接触窗因短路漏电的方法及由此形成的接触窗。此种改善集成电路器件中接触窗因短路漏电的方法包括：步骤1，蚀刻后形成接触窗；步骤2，在蚀刻后形成接触窗的晶片表面沉积一层绝缘体薄膜；步骤3，平坦化蚀刻，在接触窗侧壁形成一层绝缘体薄膜。本发明通过在现有的接触窗侧壁形成一层绝缘体薄膜，从而阻绝了导体残渣与接触窗直接接触，在接触窗内填充导体后，便不会与导体残渣连接导通，因此可以明显的改善集成电路器件生产工艺中接触窗因短路漏电，从而提高产品的合格率。
改善集成电路器件接触短路漏电方法及其

[发明专利]单通道相控阵接收信号重构及空间信号处理方法-CN200510019632.3无效
发明人：高火涛;李戈阳;李咏絮 -专利权人：武汉大学
申请日： 2005-10-20 - 公布日： 2006-03-29 - 主分类号： G01S7/285 文献下载
摘要：一种单通道相控阵接收信号重构及空间信号处理方法，将天线阵列设置为均匀直线形式；在满足采样定律的前提下，确定同步控制器时序和单通道接收机的采样频率，然后利用同步时序控制技术分别给相控阵各天线单元赋予加权向量W，并将接收的信号进行合成得到合成信号Y；将合成信号送入单通道接收机并进行同步采样；结合加权向量W和合成信号Y，利用X＝W^－1.Y重构出相控阵天线单元接收的时序信号X；将重构的时序信号进行数字波束形成或自适应波束形成，或利用空间高分辨算法求出信号的到达角。本发明信号分析信息量大，天线接收信号利用充分；与多同道接收机相比，可避免接收通道的校准的压力，大幅降低了雷达的研制成本和维护费用。
通道相控阵接收信号空间处理方法