专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果784个,建议您升级VIP下载更多相关专利
  • [发明专利]NOR型存储器件及其制造方法及包括存储器件的电子设备-CN202110252871.2有效
  • 朱慧珑 - 中国科学院微电子研究所
  • 2021-03-08 - 2023-10-17 - H10B43/20
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:在衬底上竖直延伸的栅堆叠,栅堆叠包括栅导体层和存储功能层;以及围绕栅堆叠的外周、沿栅堆叠的侧壁延伸的第一半导体层和第二半导体层,第一半导体层和第二半导体层相对于衬底分别处于不同的高度处。存储功能层介于第一半导体层与栅导体层以及第二半导体层与栅导体层与之间。第一半导体层和第二半导体层中的每一个包括在竖直方向上依次设置的第一源/漏区、沟道区和第二源/漏区。在栅堆叠与第一半导体层相交之处以及在栅堆叠与第二半导体层相交之处分别限定存储单元。
  • nor存储器件及其制造方法包括电子设备
  • [发明专利]NOR型存储器件及其制造方法及包括存储器件的电子设备-CN202110883406.9有效
  • 朱慧珑 - 中国科学院微电子研究所
  • 2021-08-02 - 2023-10-13 - H10B43/10
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:在衬底上竖直延伸的第一栅堆叠,包括栅导体层和存储功能层;以及围绕第一栅堆叠的外周、沿第一栅堆叠的侧壁延伸的第一半导体层。存储功能层介于第一半导体层与栅导体层之间。第一半导体层包括在竖直方向上依次设置的第一源/漏区、第一沟道区和第二源/漏区。在第一栅堆叠与第一半导体层相交之处限定存储单元。该NOR型存储器件还包括围绕第一半导体层的第一沟道区的外周的导电屏蔽层以及介于第一半导体层的第一沟道区与导电屏蔽层之间的电介质层。
  • nor存储器件及其制造方法包括电子设备
  • [发明专利]半导体存储设备及其制造方法及包括存储设备的电子设备-CN201810992854.0有效
  • 朱慧珑 - 中国科学院微电子研究所
  • 2018-08-28 - 2023-10-10 - H10B12/00
  • 公开了一种半导体存储设备及其制造方法及包括该存储设备的电子设备。根据实施例,半导体存储设备可以包括:衬底;设置在衬底上的存储单元阵列,所述存储单元阵列中的存储单元按行和列排列,各存储单元包括竖直延伸的柱状有源区,柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区;以及在衬底上形成的多条位线,各条位线分别位于相应存储单元列的下方,且与相应列中各存储单元下端的源/漏区电连接,其中,各存储单元还包括绕沟道区外周形成的栅堆叠,相应存储单元行中各存储单元的栅堆叠中的栅导体层沿着行的方向彼此连续地延伸从而构成相应的字线。
  • 半导体存储设备及其制造方法包括电子设备
  • [发明专利]一种自对准纳米硅通孔结构及其制备方法-CN202310798552.0在审
  • 陈献宇;朱慧珑 - 中国科学院微电子研究所
  • 2023-06-30 - 2023-09-29 - H01L21/768
  • 提供一种自对准纳米硅通孔结构及其制备方法,方法包括:在已形成鳍片结构的硅衬底上生长包覆鳍片的第一SiO2层;在顶面生长牺牲层,在牺牲层上形成第一预设图案,刻蚀出平行于鳍片的初始沟槽,用第一填充物填充;在顶面形成第二预设图案,刻蚀出第一初始盲孔,用第二填充物填充;去除牺牲层及其内的第一填充物和第二填充物;在顶面生长第二SiO2层,去除填充物及对应位置的第二SiO2层,形成目标沟槽和第一目标盲孔;在目标沟槽和第一目标盲孔中填充第三填充物至鳍片中部后填充第四填充物;在顶面形成第三预设图案,刻蚀SiO2层和第四填充物至暴露出第三填充物,用第五填充物填充;从底面减薄至暴露出第一目标盲孔中的第三填充物,得到自对准纳米硅通孔结构。
  • 一种对准纳米硅通孔结构及其制备方法
  • [发明专利]NOR型存储器件及其制造方法及包括存储器件的电子设备-CN202110253001.7有效
  • 朱慧珑 - 中国科学院微电子研究所
  • 2021-03-08 - 2023-09-22 - H10B43/10
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:在衬底上竖直延伸的栅堆叠,栅堆叠包括栅导体层和存储功能层;围绕栅堆叠的外周的有源区,有源区包括第一和第二源/漏区以及它们之间的第一沟道区以及第三和第四源/漏区以及它们之间的第二沟道区,其中,存储功能层介于栅导体层与有源区之间;分别从第一至第四源/漏区横向延伸的第一、第二、第三和第四互连层;以及相对于衬底竖直延伸以穿过第一至第四互连层的源极线接触部。源极线接触部与第一互连层和第二互连层之一电连接,且与第三互连层和第四互连层之一电连接。
  • nor存储器件及其制造方法包括电子设备
  • [发明专利]NOR型存储器件及其制备方法与电子设备-CN202310659374.3在审
  • 朱慧珑;颜紫金 - 中国科学院微电子研究所
  • 2023-06-05 - 2023-09-15 - H10B43/40
  • 本申请属于半导体技术领域,具体涉及一种NOR型存储器件及其制备方法与电子设备。本申请的存储器件包括衬底,位于衬底上方的存储单元层,存储单元层包括依次叠置的源/漏层和沟道层,以及在存储单元层内形成的相对于衬底竖直延伸以穿过存储单元层的栅堆叠,栅堆叠包含第一栅导体层及设于第一栅导体层外周的存储功能层,在栅堆叠下方设有外延晶体管,第二栅导体层作为外延晶体管的栅极且绕外延晶体管周向设置;外延晶体管用于控制并提供非工作状态下的第一栅导体层的电流加载,在该大电流下,第一栅导体层导电放热,器件的局部温度得到提高,达到给存储功能层退火的技术效果,最终修复了存储功能层损伤并延长了数据保持时间,提高了器件的可靠性。
  • nor存储器件及其制备方法电子设备
  • [发明专利]具有连续栅长的竖直半导体器件及其制造方法及电子设备-CN202310431478.9在审
  • 朱慧珑 - 中国科学院微电子研究所
  • 2023-04-20 - 2023-08-29 - H01L29/10
  • 公开了一种具有连续栅长的竖直半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例,半导体器件可以包括:衬底上的半导体基部;半导体基部上相对于衬底竖直的第一竖直沟道部和第二竖直沟道部,第一竖直沟道部和第二竖直沟道部从半导体基部突出,在第一方向上彼此间隔开,且彼此自对准,其中,半导体基部在第一竖直沟道部和第二竖直沟道部之间连续延伸;分别在第一竖直沟道部和第二竖直沟道部上的第一源/漏部和第二源/漏部;以及栅堆叠,栅堆叠至少部分地设置于第一竖直沟道部、半导体基部和第二竖直沟道部上,以在第一源/漏部与第二源/漏部之间限定连续的沟道。
  • 具有连续竖直半导体器件及其制造方法电子设备
  • [发明专利]NOR型存储器件及其制备方法及包括存储器件的电子设备-CN202310635657.4在审
  • 颜紫金;朱慧珑 - 中国科学院微电子研究所
  • 2023-05-31 - 2023-08-22 - H10B43/27
  • 本公开提供一种NOR型存储器件及其制备方法及包括存储器件的电子设备,器件包括:在衬底上竖直延伸的多个栅堆叠,栅堆叠包括第一栅导体层和第一填充层;围绕栅堆叠的外周,并沿栅堆叠的侧壁延伸的至少一个器件层,器件层包括在竖直方向上设置的至少两个源/漏区和至少一个体区,源/漏区与体区间隔设置,在栅堆叠与体区相交之处限定存储单元;以及设置在器件层靠近栅堆叠一侧的竖直沟道,竖直沟道为单晶沟道,且与第一填充层相接触;其中,栅堆叠沿竖直方向的至少一个侧面为(100)晶面或(110)晶面;和/或体区包括第二填充层;或者体区包括第二栅导体层和第三填充层;其中,第一填充层与第三填充层中的至少一个为存储功能层。
  • nor存储器件及其制备方法包括电子设备
  • [发明专利]FinFET及其制造方法及包括FinFET的电子设备-CN202310505243.X在审
  • 朱慧珑;陈卓;刘金彪;李俊峰;罗军 - 中国科学院微电子研究所
  • 2023-05-06 - 2023-08-15 - H01L29/78
  • 公开了一种鳍式场效应晶体管(FinFET)及其制造方法及包括这种FinFET的电子设备。根据实施例,FinFET可以包括:在衬底上沿第一方向延伸的鳍,鳍包括在第一方向上彼此相对的第一部分和第二部分以及位于第一部分与第二部分之间的中间部分,其中中间部分的顶面相比于第一部分和第二部分的顶面更靠近衬底,其中中间部分包括顶部以及分别从顶部在与第一方向相交的第二方向上的相对两侧向着衬底延伸的第一侧部和第二侧部;衬底上的隔离层,隔离层从鳍的中间部分与衬底之间穿过;以及隔离层上的栅堆叠,其中栅堆叠沿第二方向延伸以与鳍的中间部分相交。
  • finfet及其制造方法包括电子设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top