|
钻瓜专利网为您找到相关结果 26个,建议您 升级VIP下载更多相关专利
- [发明专利]多路高速宽带信号模拟相位调制方法-CN201610339134.5有效
-
徐成节;杨阳;扈景召
-
中国电子科技集团公司第十研究所
-
2016-05-20
-
2019-05-07
-
H04L27/18
- 本发明提出一种多路高速宽带信号模拟相位调制方法,旨在提供一种耗费硬件资源小,信号速率可变的模拟相位调制方法。本发明通过下述技术方案予以实现:在多路高速宽带信号模拟相位调制中,计算机通过422串口控制可编程门阵列芯片FPGA产生多路高速宽带速率连续可变数字信号或扩频调制信号的高速数据,FPGA将各路数字信号输出到矢量乘法器其中一个输入端,同时将多路模拟调制信号输入到矢量乘法器的另一个输入端,矢量乘法器将上述高速数据和模拟调制信号相乘完成二相相位调制和多路信号码分多址的调制;N路输入调制载波信号通过N路矢量乘法器输出N路模拟调制信号,经多路二相调制后的模拟调制信号,通过合路器合成为一路高速宽带模拟调制信号输出。
- 高速宽带信号模拟相位调制方法
- [发明专利]载波频偏捕获电路-CN201410040565.2在审
-
徐成节;扈景召
-
中国电子科技集团公司第十研究所
-
2014-01-27
-
2014-09-10
-
H04L27/227
- 本发明提出的一种载波频偏捕获电路,旨在提供一种能够有效减少逻辑资源消耗,使其能够在容量较小的数字器件上实现的载波频偏捕获电路。本发明通过以下措施予以实现:N路载波电路依次连接N个乘法器、N个积分抽取滤波器后再连接一个可读写的数据存储器,每个积分抽取滤波器把下变频后的低速数据钟速率降低为AD采样信号速率的1/N,把N路数据同时存储在上述数据存储器中,串行快速傅里叶变换FFT运算电路高速顺序串行读取数据存储器中的数据进行高速时钟FFT运算,频偏计算电路根据FFT运算得到的最大值所在位置,计算出捕获的频偏值。本发明通过一个串行FFT运算电路完成了载波频偏的捕获,有效减少了载波频偏捕获电路在可编程逻辑器件中实现时逻辑资源的消耗。
- 载波捕获电路
- [发明专利]测距电路模块-CN201410040564.8无效
-
徐成节;扈景召
-
中国电子科技集团公司第十研究所
-
2014-01-27
-
2014-05-14
-
G01S7/02
- 本发明涉及一种测距电路模块,旨在提供一种电路简单,时序要求低,测距无跳整周期数,可靠性高的测距电路模块。本发明通过下述技术方案予以解决:两个计数器分别对应连接四个数据锁存电路,每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端,输入端向测距电路模块输入发测量全“1”的信号脉宽为钟宽度,且发测量全“1”上升沿与发测量相位过零点对齐;或者发测量全“1”脉宽为均匀横跨发测量相位过零点,且持续周期小于或等于一个发测量相位周期;输入端向测距电路模块输入收测量全“1”的信号脉宽为一个系统钟宽度,数据锁存电路提取相位整周期数和相位,数据锁存后统一进行测距计算,通过采样后计算完成相位周期测粗距离和相位测细距离。
- 测距电路模块
- [发明专利]多相变频电路-CN201210108851.9无效
-
黄凌;扈景召;曾力
-
中国电子科技集团公司第十研究所
-
2012-04-15
-
2012-08-15
-
H03M1/60
- 本发明涉及一种多相变频电路,包括,串并转换电路、多相载波产生电路、乘法器、低通滤波器和加法器,其中,至少两路相连低通滤波器的乘法器连接于串并转换电路与加法器之间,将AD采样数字信号分解成多相并行输出的多路信号,多相分解后的M路AD采样信号与M路多相并行本地数字载波信号分别相乘,相乘后得到M路数字信号,且每路信号的速率是AD采样率的1/M,同时通过一个相连的加法器相加得到基带信号,下变频到基带,M为自然数。本发明将AD采样后的数字信号和本地数字载波进行多相处理,分解成并行的多路信号,再通过并行相乘、滤波后相加,实现信号下变频,降低了信号的速率,解决了高速AD采样后的高速信号无法在数字器件中进行下变频处理的困难。
- 多相变频电路
|