“战嘉瑾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[实用新型]一种LED光源模块、LED灯条和直下式背光模组-CN201420685675.X有效
发明人：文喜平;战嘉瑾 -专利权人：青岛歌尔声学科技有限公司
申请日： 2014-11-15 - 公布日： 2015-05-06 - 主分类号： F21S8/00 文献下载
摘要：本实用新型公开了一种LED光源模块、LED灯条和直下式背光模组。所述LED光源模块包括LED光源，用于承载所述LED光源的底板，所述LED光源嵌套两个或两个以上的透镜，所述两个或两个以上的透镜的中心线与所述LED光源的中心线互相重合。本技术方案通过将LED光源嵌套两个或者两个以上透镜，以扩大光线从LED光源模块的出光角度；使包括多个所述LED光源模块的LED灯条，能够通过增加相邻两个LED光源模块的距离，减少LED光源的使用数量，降低成本；以及使包括所述LED灯条的直下式背光模组的厚度在15mm范围内，使LED光源出射的光线在扩散板上扩散均匀，达到改善主观效果的目的。
一种 led 光源模块直下式背光模组

[发明专利]一种解码装置-CN200810015354.8无效
发明人： 战嘉瑾;何云鹏 -专利权人：青岛海信电器股份有限公司
申请日： 2008-04-19 - 公布日： 2008-10-08 - 主分类号： H04N5/46 文献下载
摘要：本发明公开了一种解码装置，包括：接收模块，用来接收外部的制式信号；第一解码模块，用来将制式信号转换为采样格式并输出；接口控制器，连接第一解码模块，给第一解码模块提供地址和数据。本发明能对多格式编码标准的信号进行解码。
一种解码装置

[发明专利]电视机扫描速度调制集成电路的设计方法-CN200510044173.4无效
发明人：王瑞冰;战嘉瑾;何云鹏;丁勇;刘志恒 -专利权人：海信集团有限公司
申请日： 2005-07-25 - 公布日： 2006-01-11 - 主分类号： H04N3/16 文献下载
摘要：一种电视机扫描速度调制集成电路的设计方法。包括设计一逻辑延迟模块和比较器，将Y信号由输入端输入该模块，选取出该象素点的相邻某点与原象素点的亮度信号进行比较，得出两点亮度变化值Y－diff；设计一乘法运算器，将Y－diff进行缩放倍数可调的乘法运算，以实现调制信号的幅度可调；设计一参数可调的低通滤波器，将经乘法运算后的信号的高频部分滤除；设计一延迟电路，将经低通滤波后的信号进行多级时序延迟处理，以实现调制信号的相位可调；设计一数/模转换器，将经延迟后的信号进行数字模拟转换，得到扫描速度调制信号并接输出端等步骤。它电路简单，便于集成，参数可调，控制方便，效果好，成本低。可应用于CRT电视机IC的设计中。
电视机扫描速度调制集成电路设计方法

[发明专利]可重构密码协处理器的指令系统-CN200310114568.8无效
发明人：曲英杰;刘卫东;战嘉瑾;丁勇;何云鹏;刘志恒;张世友 -专利权人：海信集团有限公司
申请日： 2003-12-27 - 公布日： 2005-07-06 - 主分类号： H04L9/16 文献下载
摘要：本发明所述的可重构密码协处理器的指令系统，采用超长指令字(VLIW)结构，具有执行指令、配置指令、停机指令和跳转指令共4种指令格式。所述的指令系统，改变现有专用密码芯片(没有指令系统)只能实现特定密码算法的现状，具有较大的灵活性和使用性能。
可重构密码处理器指令系统

[发明专利]可重构密码协处理器电路-CN200310114562.0无效
发明人：曲英杰;刘卫东;战嘉瑾;刘志恒;何云鹏;丁勇;张世友 -专利权人：海信集团有限公司
申请日： 2003-12-27 - 公布日： 2005-07-06 - 主分类号： H04L9/16 文献下载
摘要：本发明所述的可重构密码协处理器电路，可以实现根据用户需要随机重构密码的协处理器，从而实现多种密码算法间的切换，提高整体系统的适应性和安全性。所述的可重构密码协处理器电路，主要包括有存储模块、控制模块和可重构密码处理单元。所述的可重构密码协处理器电路，具有较大的灵活性，可重构密码协处理器能够实现多种不同的密码算法；具有相当强的适应性，可重构密码协处理器能够实现多种不同的密码算法、不同的密码用户或者同一密码用户在不同的时间段内，选择使用不同的密码算法；具有良好的扩展性，一旦密码算法被攻破或由于其它原因造成密码算法不能继续使用，可以基于可重构密码协处理器设计新的密码算法，以取代原来的密码算法；具有较高的安全性。
可重构密码处理器电路

[发明专利]数字电视中图像运动自动检测及运动矢量自动产生的方法-CN200410075752.0有效
发明人：丁勇;战嘉瑾;刘志恒;陈永强;何云鹏;缪建兵 -专利权人：海信集团有限公司
申请日： 2004-12-24 - 公布日： 2005-06-29 - 主分类号： H04N5/14 文献下载
摘要：一种数字电视中图像运动自动检测及运动矢量自动产生的方法。包括构建MAD运算、SDRAM和与运动阈值配置连接的或运算等电路；由外部MCU经IIC设置运动阈值；将t－2时间场像素块和当前场视频数据存入SDRAM；将当前场与前前场像素块比较求和得当前像素差值和；上步骤在y和uv通道上同时进行，将其差值和相加得当前像素MAD；将MAD与运动阈值比较确定当前点是否运动；将运动信息与前一场运动信息相或求并集得当前像素运动矢量；输出矢量给3D降噪、去隔行、帧频变换模块进行运动补偿或运动自适应处理等步骤。它电路简单，能准确检测图像运动并产生矢量，提高图像质量。可广泛应用于PDP、LCD等数字电视中。
数字电视图像运动自动检测矢量自动产生方法

[发明专利]数字视频信号的时空域自适应加权平均去隔行方法-CN200410075469.8有效
发明人：何云鹏;战嘉瑾;刘志恒;丁勇;陈永强;缪建兵;王瑞冰;孙尔俊;丘敏 -专利权人：海信集团有限公司
申请日： 2004-12-20 - 公布日： 2005-06-29 - 主分类号： H04N7/01 文献下载
摘要：一种数字视频信号的时空域自适应加权平均去隔行方法，属于电视机IC技术。包括将前一场和当前场数据、后一场数据经滤波降噪后存进SDRAM；把前一场和后一场信号数据相加平均作为时域均值，把前一场与后一场数据相减其绝对值作为时域差值；以待插补像素第i行第j列为中心比较上一行和下一行处于对角连线的两个像素，取绝对差值最小的两个像素的均值为空域均值，其差值为空域差值；将时域差值和空域差值输入时空域权重系数计算电路计算；将时域像素均值和空域匹配像素均值分别与其权重系数相乘得待插补像素值等步骤。它融合了相邻场平均复制和场内插补方法的优点，改善了去隔行的效果。可广泛应用于数字视频信号的隔行转逐行中。
数字视频信号时空自适应加权平均隔行方法

[实用新型]可重构密码协处理器与USB芯片的接口电路-CN200420038272.2无效
发明人：何云鹏;曲英杰;战嘉瑾;孙尔俊;丁勇;刘志恒;陈永强;缪建兵;王瑞冰;杨帆;丘敏;张世友 -专利权人：海信集团有限公司
申请日： 2004-02-08 - 公布日： 2005-02-02 - 主分类号： G06F3/00 文献下载
摘要：本实用新型提供了一种可重构密码协处理器与USB芯片的接口电路，它通过采用状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器等元器件实现了可重构密码协处理器与USB芯片之间的通信。该接口电路与可重构密码电路集成成为一个可连接到USB的芯片，不仅大大减小了芯片的管脚数，而且降低了封装的难度，减小了芯片的面积；此外，可重构密码协处理器与主机通过USB接口通信，大大加快了对数据信息的加解密速度。此接口电路结构简单，成本低廉，具有广泛的应用领域。
可重构密码处理器 usb 芯片接口电路

[实用新型]基于USB的可重构密码协处理器的板级验证电路-CN200420038273.7无效
发明人：缪建兵;丁勇;曲英杰;战嘉瑾;何云鹏;刘志恒;陈永强;王瑞冰;张世友 -专利权人：海信集团有限公司
申请日： 2004-02-08 - 公布日： 2005-02-02 - 主分类号： G06F11/26 文献下载
摘要：本实用新型公开了一种基于USB的可重构密码协处理器的板级验证电路，它通过采用USB接口电路、下载电缆和可编程阵列电路为可重构密码协处理器提供了一个验证与测试的平台，能够方便地对可重构密码协处理器的逻辑设计模型进行功能验证与测试，便于在正式流片之前发现可重构密码协处理器设计中存在的问题并及时修改，因此能够极大地提高电路设计的可靠性和流片的成功率，降低了开发成本，为基于可重构密码协处理器的加/解密设备的开发奠定了坚实的基础。
基于 usb 可重构密码处理器验证电路

[实用新型]模(2¹⁶+1)乘法运算电路-CN200420038168.3无效
发明人：何云鹏;曲英杰;战嘉瑾;丁勇;刘志恒;孙尔俊;陈永强;缪建兵;王瑞冰;杨帆;丘敏;张世友 -专利权人：海信集团有限公司
申请日： 2004-01-20 - 公布日： 2005-01-05 - 主分类号： G06F7/72 文献下载
摘要：本实用新型公开了一种模(2¹⁶+1)乘法运算电路，主要由乘法器、比较器、选择器和加法器组成。它通过在乘法器的输入端增设数据判断电路实现了对输入数据是否为零的判断。当输入数据为零时，将其处理成2¹⁶，若非零，则不变；将处理后的两数通过乘法器相乘，将乘积的高16位数和低16位数输入给比较器进行比较，若高16位数小于低16位数，则控制选择器输出高16位数；反之，则控制选择器输出高16位数减1的差。取选择器输出值的补码与低16位数相加，加法器的输出值即为模(2¹⁶+1)乘法的结果。本实用新型电路实现简单，避免了对除法器的需求，提高了运算速度。
sup 16 乘法运算电路

[实用新型]可重构密码协处理器的控制电路-CN200420038169.8无效
发明人：曲英杰;刘卫东;战嘉瑾 -专利权人：海信集团有限公司
申请日： 2004-01-17 - 公布日： 2005-01-05 - 主分类号： G06F1/00 文献下载
摘要：本实用新型所述的可重构密码协处理器的控制电路，其主要功能是实现程序装载与保存，即将加密/解密所需程序由外部设备装入指令存储器中；实现程序执行控制，即根据程序执行的要求，自动地从指令存储器中逐条取出指令，送入指令译码器中译码；实现指令译码，即对取出的指令进行分析，确定指令中所包含的操作，并给出相应的控制信号，驱动相应的模块完成所需的操作等。所述可重构密码协处理器的控制电路，主要包括指令存储器和程序装载控制电路、程序执行控制电路和指令译码器。
可重构密码处理器控制电路

[发明专利]8位模多项式乘法器电路-CN200410023549.9无效
发明人：陈永强;曲英杰;丁勇;刘志恒;战嘉瑾;张世友 -专利权人：海信集团有限公司
申请日： 2004-01-29 - 公布日： 2004-12-29 - 主分类号： G06F7/72 文献下载
摘要：一种8位模多项式乘法器电路，属于技术领域。它包括以CLK、RST、CR－EN和CONT[7：0]为输入端并以CR[7：0]为输出端的寄存器，以Q－EN、D0[7：0]、D1[7：0]和CR[7：0]为输入端的模多项式乘法器。模多项式乘法器以CR[7：0]为系数，其输出为Q[7：0]。模多项式乘法器包括14个异或门、13个选择器、一个多路转换器、两个与门和一个寄存器的有机组合。它响应速度快、运算速度快、效率高、生产成本低。可广泛应用于数字信号处理、加解密算法等领域信号的8位模多项式乘法处理中。
多项式乘法器电路

[发明专利]可重构密码协处理器的可重构置换模块的设计方法-CN200410023543.1无效
发明人：丁勇;曲英杰;刘志恒;陈永强;战嘉瑾;何云鹏;缪建兵;王瑞冰;张世友 -专利权人：海信集团有限公司
申请日： 2004-01-20 - 公布日： 2004-12-29 - 主分类号： H04L9/06 文献下载
摘要：一种可重构密码协处理器的可重构置换模块的设计方法，属于大规模集成电路技术。以n位输入、m位输出。包括：①设计配置文件寄存器，以CONT、CLK、RST、E0、E1...为输入端，以CR[m[log₂n]－1：0]为输出端，用于保存置换单元中的可控节点的控制编码，可由指令改写；②设计n×m置换单元，以CR[m[log₂n]－1：0]、D[(n－1)：0]为输入端，以Q[(m－1)：0]为输出端，可实现输入数据到输出数据的选择变换。置换单元包括m个n位的多路选通器和m位锁存器。控制多路选通器的控制信号可实现任意的位置变换。置换模块能根据不同密码算法的需求，灵活改变逻辑结构和功能，实现不同的选择变换。可广泛应用于信息加密领域的可重构密码协处理器中。
可重构密码处理器置换模块设计方法

[发明专利]可重构密码协处理器的可重构S盒模块的设计方法-CN200410023542.7无效
发明人：丁勇;曲英杰;陈永强;刘志恒;战嘉瑾;何云鹏;缪建兵;王瑞冰;张世友 -专利权人：海信集团有限公司
申请日： 2004-01-20 - 公布日： 2004-12-29 - 主分类号： H04L9/06 文献下载
摘要：一种可重构密码协处理器的可重构S盒模块的设计方法，属于大规模集成电路技术。它能实现n位输入、m位输出。包括设计配置寄存器、设计代替变换电路、设计输入逻辑电路和设计输出逻辑电路四步骤。输入逻辑电路包括将输入变量x₁，x₂，…，x_n先非后相与的2ⁿ个与门，但每个与门的输入的先非按x₁，x₂，…，x_n依次减少末一位。输出逻辑电路包括依次输出f_i(x₁，x₂，…，x_n)(1≤i≤m)的m个或门，每个或门以i为序依次将AND2－i1、AND2－i2…AND2－i2ⁿ (1≤i≤m)为输入端。最常用的为8位输入、8位输出。它灵活性大、适应性强，能根据不同密码算法灵活改变自身电路的逻辑结构和功能，从而实现不同密码算法。可广泛应用于可重构密码协处理器中。
可重构密码处理器模块设计方法

[实用新型]跨时钟域信号同步处理电路-CN03269045.2无效
发明人：陈永强;战嘉瑾;丁勇;刘志恒;何云鹏;缪建兵 -专利权人：海信集团有限公司
申请日： 2003-07-16 - 公布日： 2004-09-01 - 主分类号： H03K5/00 文献下载
摘要：本实用新型提供了一种跨时钟域信号同步处理电路，其特点是：被处理信号连接到一触发器的输入端，该触发器的输出端连接到另一触发器的输入端，同步时钟信号连接到两触发器的触发端；两个触发器的输出端和被处理信号两两组合后分别连接到三个二输入端或门的输入端，或门的输出端分别连接到一个三输入端与门的输入端，该与门的输出连接第三个触发器的输入端，该触发器的触发端连接同步时钟信号、输出端输出经过处理的数字信号。电路在进行同步处理的同时，还可以更有效地消除信号上的毛刺，提高抗干扰能力，而且电路简单、成本低、易实施。
时钟信号同步处理电路

1
2
3
下一页»
尾页
共 39 条