专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果19个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器装置-CN201811510481.5有效
  • 金镇浩;金映奇;金定焕;成象铉 - 爱思开海力士有限公司
  • 2018-12-11 - 2023-08-22 - G11C5/06
  • 一种半导体存储器装置,该半导体存储器装置包括:基板,其包括单元区域和细长区域;逻辑结构,其设置在基板上方,该逻辑结构包括逻辑电路元件以及电联接到逻辑电路元件的底部布线;源极板,其设置在逻辑结构上方;存储器结构,其包括多个存储器单元和多个栅极层,其中,所述多个存储器单元设置在单元区域的源极板上方,并且多个栅极层层叠在细长区域和单元区域的源极板上方以彼此分离,并且多个栅极层联接到所述多个存储器单元;以及第一狭缝,其在单元区域和细长区域之间的边界处切割源极板,其中,细长区域的源极板被浮置,而不管存储器单元和逻辑电路元件的操作如何。
  • 半导体存储器装置
  • [发明专利]半导体存储装置-CN201810149603.6有效
  • 吴星来;金东赫;成象铉;郑盛薰;丁寿男 - 爱思开海力士有限公司
  • 2018-02-13 - 2023-06-13 - H10B43/27
  • 半导体存储装置。一种半导体存储装置包括:外围电路元件,其设置在下基板上方;上基板,其设置在部分覆盖所述外围电路元件的层间介电层上方;存储单元阵列,其包括在垂直于所述上基板的顶表面的第一方向上延伸的沟道结构以及堆叠在所述上基板上方以围绕所述沟道结构的多条栅极线;和多个晶体管,其将所述栅极线电联接到所述外围电路元件。所述晶体管包括:栅极,所述栅极设置在所述层间介电层上方并且设置为在所述第一方向上与所述存储单元阵列交叠;多个垂直沟道,所述多个垂直沟道在所述第一方向上穿过所述栅极并且分别电联接到所述栅极线;和栅极介电层,所述栅极介电层设置在所述垂直沟道和所述栅极之间。
  • 半导体存储装置
  • [发明专利]三维存储装置及其制造方法-CN202110619338.5在审
  • 成象铉;吴星来 - 爱思开海力士有限公司
  • 2021-06-03 - 2022-06-14 - H01L27/11521
  • 本发明提供三维存储装置及其制造方法。所述三维存储装置包括:多个电极层叠物,所述多个电极层叠物沿竖直方向层叠在基板上,所述多个电极层叠物中的每一者均包括沿所述竖直方向与多个电极层交替层叠的多个层间介电层;以及多个阶梯结构,所述多个阶梯结构限定在所述多个电极层叠物中,所述多个阶梯结构中的每一者均由电极层叠物中的电极层的焊盘区域构造,所述焊盘区域布置成阶梯形状,所述多个电极层叠物中较低的电极层叠物的阶梯结构的宽度比在所述多个电极层叠物中较高的电极层叠物的阶梯结构的宽度大。
  • 三维存储装置及其制造方法
  • [发明专利]半导体装置-CN202110404668.2在审
  • 成象铉;吴星来;崔齐玹 - 爱思开海力士有限公司
  • 2021-04-15 - 2022-05-03 - G11C11/4093
  • 一种半导体装置包括:第一晶圆,其包括行解码器区域,在行解码器区域中在行方向和列方向上布置有多个传输晶体管;多个第一接合焊盘,其分别与多个传输晶体管联接并且被设置在行解码器区域中的第一晶圆的一个表面上的多个行中;以及多个第二接合焊盘,其设置在行解码器区域中的第一晶圆的一个表面上,其中,多个第二接合焊盘被设置在与多个第一接合焊盘不同的行中并且相对于多个第一接合焊盘在行方向上偏移。
  • 半导体装置
  • [发明专利]包括行解码器的存储器装置-CN202110332501.X在审
  • 金镇浩;金映奇;成象铉;吴星来;田炳现 - 爱思开海力士有限公司
  • 2021-03-29 - 2022-03-08 - G11C13/00
  • 本申请涉及包括行解码器的存储器装置。一种存储器装置包括:基板,其限定有第一单元区域和第二单元区域以及在第一单元区域和第二单元区域之间的行解码器区域;外围电路,其限定在基板的第一单元区域和第二单元区域中;传输晶体管,其限定在基板的行解码器区域中;底布线层,其设置在覆盖外围电路和传输晶体管的第一介电层中;存储器单元阵列,其限定在第一介电层上;第二介电层,其限定在第一介电层上并覆盖存储器单元阵列;顶布线层,其设置在限定在第二介电层上的第三介电层中;以及全局线,其设置在行解码器区域中并且被配置为向传输晶体管传送操作电压,其中,全局线仅设置在底布线层和顶布线层当中的至少一个底布线层中。
  • 包括解码器存储器装置
  • [发明专利]半导体存储装置-CN201710888322.8有效
  • 金定焕;金镇浩;成象铉 - 爱思开海力士有限公司
  • 2017-09-27 - 2021-11-23 - G11C8/10
  • 一种半导体存储装置包括:存储单元阵列和行解码器,所述存储单元阵列和所述行解码器沿着第一方向设置在基板上;以及多条联接线,所述多条联接线用于将所述存储单元阵列和所述行解码器电联接。所述联接线中的每一条包括:第一导线,所述第一导线沿着所述第一方向设置;第二导线,所述第二导线与所述第一导线平行地设置;以及焊盘,所述焊盘联接在所述第一导线与所述第二导线之间,并且通过接触插塞电联接至所述存储单元阵列或所述行解码器。所述联接线沿着所述第一方向从相应焊盘的两侧布线。
  • 半导体存储装置
  • [发明专利]半导体装置-CN202011058876.3在审
  • 金镇浩;成象铉;吴星来 - 爱思开海力士有限公司
  • 2020-09-30 - 2021-09-03 - G11C5/02
  • 公开了一种具有三维(3D)结构的半导体装置。该半导体装置包括:第一基板层,其包括逻辑电路;以及多个第二基板层,其层叠在第一基板层上,多个第二基板层包括存储器单元阵列。第二基板层中的每一个包括传送电路,其联接到存储器单元阵列的行线,该传送电路设置在第二基板层上并且选择性地联接到全局行线。
  • 半导体装置
  • [发明专利]包括电容器的半导体存储装置-CN201711130371.1有效
  • 成象铉;金定焕;金镇浩 - 爱思开海力士有限公司
  • 2017-11-15 - 2021-07-30 - H01L27/1157
  • 包括电容器的半导体存储装置。一种半导体存储装置包括:半导体层,该半导体层包括存储单元区域;存储单元阵列,该存储单元阵列包括层叠在所述半导体层上的多个第一栅极层,并且被设置在所述存储单元区域中;以及电容器电路,该电容器电路被设置在所述存储单元区域外侧的所述半导体层上。所述电容器电路包括:多个栅极结构体,该多个栅极结构体各自包括层叠在所述半导体层上的第二栅极层,并且在第一方向上布置;多个电极,该多个电极被设置在所述栅极结构体之间;以及介电层,所述介电层被插置在所述栅极结构体与所述电极之间。
  • 包括电容器半导体存储装置
  • [发明专利]三维半导体存储器装置-CN202010655818.2在审
  • 成象铉;金映奇;金镇浩;田炳现 - 爱思开海力士有限公司
  • 2020-07-09 - 2021-07-06 - H01L23/498
  • 三维半导体存储器装置。半导体存储器装置可以包括:第一焊盘层,其位于包括单元区域和阶梯区域的存储器芯片的表面中,在单元区域中存储器单元阵列联接至在基板上与多个层间介电层交替层叠的多条行线,阶梯区域在平行于基板的顶表面的第一方向上从单元区域延伸并且包括多条行线的交错的阶梯部分,第一焊盘层包括联接至阶梯部分的多个第一焊盘;第二焊盘层,其位于电路芯片的与存储器芯片的表面接合的表面中,并且具有联接至在电路芯片中限定的多个传输晶体管的多个第二焊盘;第一重分布线,其设置在第一焊盘层中并且联接一个阶梯部分中的一个和一个传输晶体管;以及第二重分布线,其设置在第二焊盘层中并且联接另一个阶梯部分与另一个传输晶体管。
  • 三维半导体存储器装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top