“戈喆”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]电平移位器备用单元-CN201710777355.5有效
发明人：戈喆;檀苗林;王沛东 -专利权人：恩智浦美国有限公司
申请日： 2017-08-31 - 公布日： 2023-10-27 - 主分类号： H03K19/0185 文献下载
摘要：一种配置电平移位器备用单元的方法包括：提供至少一个电源轨，所述至少一个电源轨能连接到相应的电源域，其中所述电源域具有电源电平；提供至少一个电平移位器电路的备用单元，其中所述电平移位器电路具有能连接到所述至少一个电源轨的第一端、第二端；以及将所述第一端、第二端相对于所述至少一个电源轨浮置。在此还披露了一种集成电路。
电平移位备用单元

[发明专利]低泄漏隔离单元-CN201711101171.3在审
发明人：王沛东;檀苗林;戈喆 -专利权人：恩智浦美国有限公司
申请日： 2017-11-09 - 公布日： 2019-05-17 - 主分类号： H03K19/0185 文献下载
摘要：一种隔离单元，其箝位由断电的第一电源域传送到供电的第二电源域的信号。为减小泄漏电流，部分电路和器件连接到第一电源域或“from”电源域，而另一部分电路和器件连接到第二电源域或“to”电源域。
电源域隔离单元器件连接电路泄漏电流低泄漏减小箝位断电供电

[发明专利]具有多位时钟门控单元的集成电路-CN201610230326.2在审
发明人：戈喆;杜华斌;檀苗林;王沛东 -专利权人：飞思卡尔半导体公司
申请日： 2016-04-14 - 公布日： 2017-10-27 - 主分类号： G06F1/10 文献下载
摘要：本发明涉及具有多位时钟门控单元的集成电路。一种多位时钟门控单元在集成电路(IC)中被用来代替一位时钟门控单元以降低功耗。一种物理设计方法被用来形成该集成电路的时钟树。门控时钟单元的初始位置以各自的初始时钟输入路径来限定。所选的时钟门控单元被移动到它们可以邻接的修改后位置。邻接的单元通过替换为具有多个门控信号输入、相应的受门控时钟输出及共同的时钟输入路径的多位时钟门控单元来合并。与相应的时钟门控单元在移动和合并之前的时钟路径的总电容相比，时钟路径的上游电容及所产生的多位时钟门控单元自身的电容的总电容可获得净降低。
具有时钟门控单元集成电路

[发明专利]基于知晓封装状态的泄漏功耗减少-CN201510395672.1在审
发明人：戈喆;陆志伟;檀苗林 -专利权人：飞思卡尔半导体公司
申请日： 2015-05-07 - 公布日： 2016-11-16 - 主分类号： G06F17/50 文献下载
摘要：本公开涉及基于知晓封装状态的泄漏功耗减少。多模块集成电路(IC)可以被配置在具有被使能或被禁止的不同模块的不同类型的封装中。可被禁止的模块具有被驱动电路，先验地知道被驱动电路具有低功耗输入向量，其将被驱动电路设置为低泄漏功耗状态。该模块还具有驱动电路，该驱动电路具有一个或多个知晓封装单元。该IC具有知晓封装控制器，其产生用于知晓封装单元的控制信号以确保来自知晓封装单元的输出被强制为特定值(即，逻辑-0或逻辑-1)，使得当IC被组装到在其中模块被禁止的封装中时，低功耗输入向量被施加到被驱动电路。用这种方式，对于在其中某些模块被禁止的封装类型，降低了模块泄漏功耗。
基于知晓封装状态泄漏功耗减少

[实用新型]沟槽高压P型金属氧化物半导体管-CN200720035523.5无效
发明人：孙伟锋;刘侠;戈喆;易扬波;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2007-03-30 - 公布日： 2008-03-19 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种沟槽高压P型金属氧化物半导体管，包括兼做衬底的P型漏区，在P型漏区上设有P型外延，在P型外延上设有N型阱，在N型阱上设有P型源区和N型接触孔，在N型阱及P型外延内设有沟槽，在沟槽内填充有二氧化硅，在沟槽内还设有多晶硅栅且多晶硅栅的位置高度与N型阱的高度相对应，在沟槽的周围设有N型区，在多晶硅栅与N型阱之间设有栅氧化层，在多晶硅栅及P型源区的上方覆有二氧化硅，在P型源区及N型接触孔上连接有铝引线。本发明的沟槽高压P型金属氧化物半导体管是一种纵向沟道垂直导电金属氧化物半导体型高压器件，它巧妙利用体内耗尽层分压的方法，改善了器件特性。该器件的优势在更大工作电压领域将得到更大的体现。
沟槽高压金属氧化物半导体

[发明专利]沟槽高压N型金属氧化物半导体管及其制备工艺-CN200710021129.0无效
发明人：孙伟锋;吴虹;戈喆;易扬波;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2007-03-30 - 公布日： 2007-08-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽高压N型金属氧化物半导体管，包括兼做衬底的N型漏区，在N型漏区上设有N型外延，在N型外延上设有P型阱，在P型阱上设有N型源区和P型接触孔，在P型阱及N型外延内设有沟槽，在沟槽内填充有二氧化硅，在沟槽内还设有多晶硅栅且多晶硅栅的位置高度与P型阱的高度相对应，在沟槽的周围设有P型区，在多晶硅栅与P型阱之间设有栅氧化层，在多晶硅栅及N型源区的上方覆有二氧化硅，在N型源区及P型接触孔上连接有铝引线。其制备是在N型硅片上制备一层N型外延，在其上形成P型区，此后，淀积二氧化硅填满沟槽，再反刻出沟槽，生长栅氧化层，刻蚀出栅区，形成器件源区，再制备衬底接触区，最后刻孔并制备金属铝引线。
沟槽高压金属氧化物半导体及其制备工艺