“师习恩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种用于烧结压敏电阻的承烧板的制备方法-CN201210568519.0无效
发明人： 师习恩;贾广平;曾向东 -专利权人：深圳顺络电子股份有限公司
申请日： 2012-12-25 - 公布日： 2013-04-24 - 主分类号： C04B35/10 文献下载
摘要：本发明提供了一种用于烧结压敏电阻的承烧板的制备方法，是以氧化铝粉与压敏电阻粉料混合后得到的混合料为原料进行制备。所述压敏电阻粉料优选由如下重量百分比的组分组成：氧化锌88.0%～95.0%；氧化钴0.5%～1.5%；氧化铬0.5%～1.5%；碳酸锰0.5%～1.5%；氧化铋1.5%～3.5%；氧化锑1.5%～3.0%；氧化硅：0.5%～1.0%。本发明是在氧化铝粉料中添加微量的压敏电阻用粉料，使所制作出来的承烧板在烧结压敏电阻时存在与压敏电阻相接近的气氛，减轻了承烧板内杂质对压敏电阻电性及外观的影响，烧结出来的压敏电阻性能优异，无需进行大量的培养承烧板气氛的工作，使用方便。
一种用于烧结压敏电阻承烧板制备方法

[发明专利]一种承烧板的处理方法-CN201210114181.1无效
发明人： 师习恩;贾广平;曾向东 -专利权人：深圳顺络电子股份有限公司
申请日： 2012-04-18 - 公布日： 2012-08-08 - 主分类号： C04B41/65 文献下载
摘要：本发明涉及片式元件表面处理工艺，特别涉及一种承烧板的处理方法。本发明提供了一种承烧板的处理方法，包括以下步骤：制备氮化硼浆料，其包括氮化硼粉料、溶剂、分散剂、粘合剂和增塑剂；流延；烘干；排胶；烧成。氮化硼在高温下不与玻璃粘连，将其制作成浆料以一定强度均匀的覆盖在承烧板表面，有效地减轻了高温时电子元件与玻璃层的粘连；此方法可使用氧化铝承烧板代替氮化硼承烧板，从而保证了较高的的强度同时可降低成本。
一种承烧板处理方法

[实用新型]一种叠层片式压敏电阻排用测试装置-CN201020680751.X有效
发明人：成学军;贾广平;邵庆云;师习恩 -专利权人：深圳顺络电子股份有限公司
申请日： 2010-12-24 - 公布日： 2011-12-07 - 主分类号： G01R31/26 文献下载
摘要：本实用新型公告了一种叠层片式压敏电阻排用测试装置，包括夹具、设有测试按钮的控制台和参数测试仪，夹具放置在控制台上，且与参数测试仪连接，其特征在于：夹具设有包括导电测试针的夹具PCB和夹具定位板，夹具与参数测试仪连接是夹具PCB的导电测试针的针帽端与参数测试仪连接，导电测试针的各个针脚端与被测试的叠层片式压敏电阻排产品相对应的各个外电极充分接触。夹具定位板是设有机械定位探头的定位板。本实用新型装置结构简单，操作方便，且信息反馈简单直观，测试数据直接显示在PC系统显示器上，适用于测试叠层片式压敏电阻排的各项电性参数并进行判定，利于对叠层片式压敏电阻排进行分选。
一种叠层片式压敏电阻测试装置

[实用新型]高集成的叠层片式压敏电阻排-CN201120008737.X有效
发明人：王小波;冯志刚;师习恩;贾广平 -专利权人：深圳顺络电子股份有限公司
申请日： 2011-01-12 - 公布日： 2011-10-05 - 主分类号： H01C7/10 文献下载
摘要：一种高集成的叠层片式压敏电阻排，呈长方体状结构，沿宽度方向集成至少两个独立的单体叠层片式压敏电阻，侧外电极沿长度方向并排均匀对称设置，每组相对的侧外电极之间相互独立或者分别通过带状功能层相连，且每组相对的侧外电极都与沿长度方向设置的侧内电极相连，宽度方向两个端面对称分别设置一个端外电极，与一组沿宽度方向设置的端内电极相连短路导通，各个侧外电极与端外电极构成一个独立的单体叠层片式压敏电阻，一组侧内电极包括至少一个侧内电极叠层单元，侧内电极叠层单元由N+1个相同参数的内电极组成。一组端内电极包括数量与侧内电极叠层单元相同或相差一个的端内电极叠层单元，具有防护EMI功能，显著减小PCB板占用空间。
集成叠层片式压敏电阻

[实用新型]一种贴片式高分子静电放电保护元件-CN201020680725.7有效
发明人：毛海波;冯志刚;王小波;师习恩;潘士宾;贾广平 -专利权人：深圳顺络电子股份有限公司
申请日： 2010-12-24 - 公布日： 2011-08-17 - 主分类号： H01L23/60 文献下载
摘要：一种贴片式高分子静电放电保护元件，内电极是在长度方向相对的两个内电极和在长度方向相互交错的两个内电极中的一种；芯材是填充在长度方向相对的两个内电极之间间隙的芯材和填充在长度方向相互交错的两个内电极之间间隙的芯材，以及填充在长度方向相对的两个内电极之间间隙中通孔的芯材的一种。制造方法依次有以下制备步骤：1)芯材浆料；2)下基板；3)内电极；4)芯材；5)上基板；6)切割芯片；7)端电极；8)电镀。可制造出尺寸小且有效电容非常小的贴片式ESD防护器件，足以满足高速信号传输设备的ESD防护要求，内电极和端电极的连接以及端电极的引出比较简单，易于制造。内电极之间的间隙可以根据设计的触发电压值相应调整。
一种贴片式高分子静电放电保护元件

[发明专利]一种贴片式高分子静电放电保护元件及其制造方法-CN201010605589.X有效
发明人：冯志刚;毛海波;贾广平;王小波;师习恩;成学军;姚斌 -专利权人：深圳顺络电子股份有限公司
申请日： 2010-12-24 - 公布日： 2011-08-03 - 主分类号： H01L23/60 文献下载
摘要：一种贴片式高分子静电放电保护元件，内电极是在长度方向相对的两个内电极、在长度方向相互交错的两个内电极中的一种；芯材是填充在长度方向相对的两个内电极之间间隙的芯材、填充在长度方向相互交错的两个内电极之间间隙的芯材，以及填充在长度方向相对的两个内电极之间间隙中通孔的芯材的一种。制造方法依次有以下制备步骤：1)芯材浆料；2)下基板；3)内电极；4)芯材；5)上基板；6)切割芯片；7)端电极；8)电镀。可制造出尺寸小且有效电容非常小的贴片式ESD防护器件，足以满足高速信号传输设备的ESD防护要求，内电极和端电极的连接以及端电极的引出比较简单，易于制造。内电极之间的间隙可以根据设计的触发电压值相应调整。
一种贴片式高分子静电放电保护元件及其制造方法

[发明专利]一种叠层片式压敏电阻排-CN201110006114.3有效
发明人：冯志刚;师习恩;贾广平;成学军;王小波;毛海波 -专利权人：深圳顺络电子股份有限公司
申请日： 2011-01-12 - 公布日： 2011-08-03 - 主分类号： H01C7/10 文献下载
摘要：本发明公开了一种叠层片式压敏电阻排，呈长方体状结构，包括侧内电极、侧外电极、压敏陶瓷基体及其表面绝缘层，其特征在于：沿长方体的宽度方向集成至少两个独立的单体叠层片式压敏电阻，所述独立的单体叠层片式压敏电阻的侧外电极沿长方体的长度方向并排均匀对称设置，每组侧外电极分别与压敏陶瓷基体内部设置的一组侧内电极相连。所述一组侧内电极包括至少一个内电极叠层单元，所述侧内电极之间以及内电极叠层单元之间的间隙是压敏陶瓷基体。所述内电极叠层单元由N{≥1的正整数}+1个相同参数的内电极组成。本发明是多个独立的单体叠层片式压敏电阻集成的排列式产品，可以显著减小PCB板占用空间，为电子线路设计提供更多便利。
一种叠层片式压敏电阻

[发明专利]一种多层片式压敏电阻及其制造方法-CN201010580937.2无效
发明人： 师习恩;贾广平;冯志刚 -专利权人：深圳顺络电子股份有限公司
申请日： 2010-12-09 - 公布日： 2011-04-20 - 主分类号： H01C7/10 文献下载
摘要：本发明公开了一种多层片式压敏电阻及其制造方法，该压敏电阻包括整体形状呈长方体的压敏电阻基体，所述压敏电阻基体包括下基板、上基板以及设于所述上基板和下基板之间的由多层包括内电极和压敏电阻膜的压敏电阻单元层迭组成的压敏电阻基片；还包括至少两对端电极，每对端电极相对设置在所述压敏电阻基体的两个长-高侧面；所述内电极包括至少两个内电极单元，每个所述内电极单元分别连接一对端电极。本发明的方法为制造上述压敏电阻的方法。本发明的有益效果是：集成了多个独立功能的压敏电阻单元，减小了元件体积，节省压敏电阻的安装空间。
一种多层压敏电阻及其制造方法

1
共 8 条