“崔昭华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]基于AXI协议的传输信息匹配方法、装置、芯片及介质-CN202310523693.1在审
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-10 - 公布日： 2023-10-13 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了基于AXI协议的传输信息匹配方法、装置、芯片及介质，包括：在主节点与从节点进行写传输的过程中，通过主节点将AXI ID写入至写数据通道的预设位置中；通过从节点根据写数据通道的预设位置获取AXI ID，并根据AXI ID对主节点与从节点分别对应的传输信息进行匹配；在主节点与从节点进行读传输的过程中，通过主节点将读地址通道信号进行合并得到传输标识符，并将传输标识符发送至从节点；通过从节点接收传输标识符，并根据传输标识符对主节点与从节点分别对应的传输信息进行匹配。本发明实施例的技术方案可以降低主从节点传输信息匹配过程的复杂度，提高传输信息匹配效率。
基于 axi 协议传输信息匹配方法装置芯片介质

[发明专利]芯片验证方法、装置、电子设备及存储介质-CN202210152377.3有效
发明人： 崔昭华 -专利权人：杭州爱芯元智科技有限公司
申请日： 2022-02-18 - 公布日： 2023-08-29 - 主分类号： G06F30/3308 文献下载
摘要：本公开提出一种芯片验证方法、装置、电子设备及存储介质，其中方法包括：在芯片中的多个待验证模块正常工作的情况下，获取各待验证模块的传输日志；其中，传输日志中，包括待验证模块中的至少一个第一主设备的传输命令信息；将各第一主设备替换为芯片验证环境中验证组件的各第二主设备；在芯片验证环境中，控制各第二主设备按照传输日志进行激励驱动，并获取各第二主设备与各待验证模块中对应从设备之间的传输行为信息；基于传输行为信息，确定待验证模块的性能指标，提高了芯片验证速度，且在芯片设计的早期阶段即可准确的评估芯片的性能指标，不必等到芯片集成完成后才能进行芯片验证，提高了芯片的开发迭代速度。
芯片验证方法装置电子设备存储介质

[发明专利]SOC验证方法、装置、电子设备及存储介质-CN202210993585.6有效
发明人： 崔昭华 -专利权人：杭州爱芯元智科技有限公司
申请日： 2022-08-18 - 公布日： 2023-08-25 - 主分类号： G06F30/33 文献下载
摘要：本申请提供一种SOC验证方法、装置、电子设备及存储介质，涉及芯片验证领域，该方法包括：基于传输特性参数表征宿主端的数据传输特征，构建SOC的宿主端模型，所述传输特性参数包括传输距离参数，所述传输距离参数表示所述宿主端发起一笔传输操作的时间点与上一笔传输操作之间的时间间隔；基于所述宿主端模型模拟宿主端的数据传输过程；基于所述数据传输过程对所述SOC进行验证，采用本申请实施例提供的方法可以通过新引入设计的数据传输特征以对Master传输特性进行行为级别的高层次建模，在微观上准确表征Master的微观传输特征，从而提高SOC验证精度。
soc 验证方法装置电子设备存储介质

[发明专利]片上系统SOC的验证环境确定方法、装置、设备和存储介质-CN202310572701.1有效
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-22 - 公布日： 2023-08-18 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种片上系统SOC的验证环境确定方法、装置、设备和存储介质。包括：获取SOC中IP核所对应的初始IP级验证环境，以及获取SOC中处理器所对应的初始SOC级验证环境；根据SOC级验证环境对初始IP级验证环境进行复用，获取更新IP级验证环境；根据初始SOC级验证环境和更新IP级验证环境，确定针对SOC的目标验证环境。在确定片上系统SOC的验证环境时，通过对开发比较成熟的IP核所对应的IP级验证环境进行复用，以获取SOC层级所对应的整体验证环境，从而显著节省了SOC验证环境确定时所对应的开发工作量，并且提高了SOC层级验证环境的确定效率。
系统 soc 验证环境确定方法装置设备存储介质

[发明专利]片上网络NOC的验证方法、装置、设备和存储介质-CN202310565630.2有效
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-19 - 公布日： 2023-08-18 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种片上网络NOC的验证方法、装置、设备和存储介质。包括通过接口代理获取NOC中指定接口的通道数据，并将通道数据发送给数据转发组件；通过数据转发组件获取通道数据中的目标地址，并将通道数据转发给与目标地址匹配的目标接口代理；通过静态配置组件将NOC中不参与传输访问的指定节点所对应的指定接口代理进行关闭，并将指定节点以及指定接口代理进行做空处理。接口代理将NOC中指定接口的通道数据发送给数据转发组件，数据转发组件将通道数据转发给目标接口代理，以实现对NOC的验证，通过静态配置组件将不参与传输访问的指定接口代理进行关闭和做空处理，节省了NOC验证过程中所占用的资源提高了NOC验证效率。
网络 noc 验证方法装置设备存储介质

[发明专利]片上网络NOC验证中的多通道通信方法、装置和设备-CN202310521454.2在审
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-10 - 公布日： 2023-08-15 - 主分类号： H04L45/24 文献下载
摘要：本发明公开了一种片上网络NOC验证中的多通道通信方法、装置和设备。包括：在NOC中的主节点和从节点之间分别建立独立的子通道计分板；当执行NOC验证时确定主节点与从节点之间的通道类型，其中，通道类型包括请求通道或者响应通道；根据通道类型将各主节点和各从节点采用子通道计分板进行通信。通过在NOC的主节点和子节点之间分别建立独立的子通道计分板，主节点和子节点可以基于各自独立的子通道计分板进行通信，从而在无需增设检测装置的情况下就可以保证主节点和子节点之间传输顺序的确定性，因此减少了验证环境的复杂程度，提高验证环境的执行效率。
网络 noc 验证中的通道通信方法装置设备

[发明专利]一种路由数据包校验方法、装置、芯片及存储介质-CN202310464043.4在审
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-04-26 - 公布日： 2023-07-25 - 主分类号： H04L49/00 文献下载
摘要：本发明公开了一种路由数据包校验方法、装置、芯片及存储介质，所述芯片中各路由器之间通过片上网络进行连接，所述方法包括：通过目标路由器的各输入端口，将接收的数据包传输至对应的输出端口；根据各所述数据包中包括的路由信息，将各所述数据包添加至对应输出端口匹配的数据包队列中；获取各输出端口对应的输出结果，将各所述输出结果与对应的数据包队列进行对比，并根据对比结果确定目标路由器对应的数据包校验结果。本发明实施例的技术方案可以提高路由数据包的校验效率，节省路由数据包校验过程中的资源开销。
一种路由数据包校验方法装置芯片存储介质

[发明专利]NOC总线网络中路由信息配置方法、装置、设备及介质-CN202310528447.5在审
发明人： 崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-10 - 公布日： 2023-07-25 - 主分类号： H04L69/00 文献下载
摘要：本发明公开了一种NOC总线网络中路由信息配置方法、装置、设备及介质。NOC总线网络中路由信息配置方法，包括：获取目标路由信息文件集；调用用于路由信息批量解析的第一宏定义，基于第一宏定义对目标路由信息文件集进行解析，得到当前NOC总线网络中各网络接口单元NIU的路由信息表；其中，当前NOC总线网络中每个NIU配置有至少一个路由信息寄存器；将各NIU的路由信息表，批量存储至各NIU配置的路由信息寄存器。本发明实施例的技术方案能够在NOC总线网络验证中提升路由配置信息的仿真速度。
noc 总线网络路由信息配置方法装置设备介质

[发明专利]一种软硬件协同验证中调试信息的输出方法及装置-CN201910418803.1有效
发明人： 崔昭华;张楠赓 -专利权人：嘉楠明芯（北京）科技有限公司
申请日： 2019-05-20 - 公布日： 2023-07-14 - 主分类号： G06F11/273 文献下载
摘要：本发明提供了一种软硬件协同验证中调试信息的输出方法及装置，方法包括：将虚拟显示终端挂接到SoC验证仿真环境中的并行总线上，并将调试信息的标准输出设备重定向至虚拟显示终端；响应于调试信息的打印输出指令，将调试信息输出至虚拟显示终端，并采用预设硬件描述语言在虚拟显示终端直接打印输出调试信息。利用该方法及装置，能够显著提高软硬件协同验证中调试信息的输出效率及速度。
一种软硬件协同验证调试信息输出方法装置

[发明专利]SOC芯片性能验证中的数据处理方法及装置-CN202210662996.7在审
发明人： 崔昭华 -专利权人：西安爱芯元智科技有限公司
申请日： 2022-06-13 - 公布日： 2023-05-26 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了一种SOC芯片性能验证中的数据处理方法及装置，其中，SOC芯片中包括多个数据通路，该方法包括：在对数据通路进行性能验证时，针对每个数据通路，控制该数据通路多次执行指定操作，并获取数据通路每次完成指定操作时所对应的延迟值，以及根据数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。由此，通过对数据通路生成的延迟值的获取并以可视化图表的方式进行展示，使得对延迟值的分析更加深入、细致。
soc 芯片性能验证中的数据处理方法装置

[发明专利]芯片总线的检测方法、装置、电子设备和存储介质-CN202210200286.2在审
发明人： 崔昭华 -专利权人：北京爱芯科技有限公司
申请日： 2022-03-02 - 公布日： 2023-04-21 - 主分类号： G06F11/22 文献下载
摘要：本申请提出一种芯片总线的检测方法、装置、电子设备和存储介质，其中，芯片总线的检测方法包括：响应于检测到延迟检测事件，获取芯片中总线节点的时钟信息；控制芯片的主设备和从设备之间进行总线节点的多个信号的传输，其中，每个信号包括标签；根据时钟信息，确定多个信号的传输开始时间，以及多个信号的传输结束时间；根据标签、多个信号的传输开始时间和多个信号的传输结束时间，确定每个信号对应的目标传输开始时间和目标传输结束时间；根据目标传输开始时间和目标传输结束时间，确定总线节点的延迟值。由此，能够检测出芯片总线节点的延迟值，从而验证芯片总线的传输性能。
芯片总线检测方法装置电子设备存储介质

[发明专利]芯片总线的检测方法、装置、电子设备和存储介质-CN202210200287.7在审
发明人： 崔昭华 -专利权人：北京爱芯科技有限公司
申请日： 2022-03-02 - 公布日： 2023-03-17 - 主分类号： G06F11/22 文献下载
摘要：本申请提出一种芯片总线的检测方法、装置、电子设备和存储介质，其中，芯片总线的检测方法包括：响应于检测到带宽检测事件，获取芯片中总线节点的时钟信息，其中，时钟信息包括时钟信号的频率；获取总线节点的读写次数；根据时钟信号的频率和读写次数，生成总线节点的带宽信息。由此，能够检测出芯片总线节点的带宽信息，从而验证芯片总线的传输性能。
芯片总线检测方法装置电子设备存储介质

[发明专利]SOC系统中压缩功能的验证方法及其装置-CN202210758242.1在审
发明人： 崔昭华 -专利权人：西安爱芯元智科技有限公司
申请日： 2022-06-30 - 公布日： 2022-10-04 - 主分类号： G06F11/22 文献下载
摘要：本申请提出了一种SOC系统中压缩功能的验证方法及其装置，涉及芯片检测技术领域，通过确定SOC系统中的主设备及其对应的从设备；调用SOC系统的测试用例，基于主设备与从设备之间的写/读数据通路，对主设备与从设备进行多次访问操作以进行压缩/解压缩测试以获取每次访问操作对应的带宽数据，访问操作包括写操作和读操作；基于每条写数据通路上的写操作对应的第一带宽数据确定该条写数据通路对应的压缩效率；基于每条读数据通路上的读操作对应的第二带宽数据确定该条读数据通路对应的解压缩效率。本申请驱动数据压缩/解压缩方式工作的原理高效，仿真速度快，能够获得准确的SOC系统压缩效率和解压缩效率。
soc 系统压缩功能验证方法及其装置

[发明专利]芯片验证方法、装置、电子设备及存储介质-CN202210784582.1在审
发明人： 崔昭华 -专利权人：爱芯元智半导体（上海）有限公司
申请日： 2022-07-05 - 公布日： 2022-09-23 - 主分类号： G06F30/398 文献下载
摘要：本公开提出一种芯片验证方法、装置、电子设备及存储介质，其中，该方法包括：获取待验证芯片的性能数据的传输时段；根据传输时段，确定至少一个第一子时段以及各第一子时段中的第二子时段；根据各第一子时段对应的时长和设定目标性能指标，确定对应的第一子时段中的第二子时段的期望目标性能指标；根据各设定目标性能指标以及各期望目标性能指标，运行待验证芯片，以得到待验证芯片在各所述第一子时段的监测目标性能指标，由此，通过第一子时段的设定目标性能指标以及第二子时段的期望目标性能，可使待验证芯片在各第一子时段的监测目标性能指标，符合真实的周期性传输性能。
芯片验证方法装置电子设备存储介质

[发明专利]数据通路延迟值的获取方法及其装置-CN202210676222.X在审
发明人： 崔昭华 -专利权人：西安爱芯元智科技有限公司
申请日： 2022-06-15 - 公布日： 2022-09-13 - 主分类号： G06F11/22 文献下载
摘要：本申请提出了一种数据通路延迟值的获取方法及其装置，涉及芯片检测技术领域，通过确定SOC系统中的主设备及主设备对应的从设备；调用延迟测试用例，基于主设备与每个从设备之间的读/写数据通路对主设备与从设备进行多次访问操作以进行延迟测试，以获取每次访问操作的延迟值，访问操作包括读操作/写操作；基于每条读数据通路上的读操作的第一延迟值，确定该条读数据通路上的第一目标延迟值；基于每条写数据通路上的写操作的第二延迟值，确定该条写数据通路上的第二目标延迟值。本申请通过对主设备与从设备进行多次访问操作以进行延迟测试，能够获得更准确的读操作和写操作各自对应的目标延迟值，便于基于该延迟值对SOC系统进行进一步改进。
数据通路延迟获取方法及其装置

1
2
下一页»
尾页
共 20 条