“安徽安芯电子科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[实用新型]防撞击晶片放置舟-CN202320846636.2有效
发明人：汪良恩;孙培刚 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2023-04-11 - 公布日： 2023-10-03 - 主分类号： H01L21/673 文献下载
摘要：本实用新型提供了一种防撞击晶片放置舟，涉及晶片放置舟技术领域。所述晶片放置舟包括：舟体和防撞梁；舟体内壁开设有若干竖向延伸的容纳槽；防撞梁设置在舟体的底部；防撞梁顶部设置有缓冲垫；晶片放入容纳槽的过程中先与缓冲垫接触，经过缓冲垫缓冲，有效规避了晶片直接与容纳槽的槽底撞击导致晶片损伤的情况。
撞击晶片放置

[发明专利]半导体晶片切割工艺-CN202210721734.3在审
发明人：汪良恩;孙培刚 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2022-06-24 - 公布日： 2022-11-01 - 主分类号： H01L21/304 文献下载
摘要：本发明提供一种半导体晶片切割工艺，涉及晶片切割技术领域，切割工艺包括如下步骤：S1.对激光切割器的切割深度进行预调试；S2.以晶片具有蚀刻沟槽的一面为正面，将晶片正面或反面朝上放置于切割台上，对晶片的切割位置进行调整后将晶片定位；S3.使用激光器切割晶片该面；S4.翻转晶片，调整晶片的切割位置，并将晶片定位；S5.使用激光器切割晶片翻转面；S6.使用显微镜观测检验晶片的切割总深度为预留沟槽处厚度的3/1～3/2，即达到切割标准。本发明的工艺使晶片切割深度达到标准，并确保了切割均匀度，提高了裂片效果以及晶粒成品率。
半导体晶片切割工艺

[实用新型]分体式CVD进出炉载具-CN202221041882.2有效
发明人：汪良恩;张小明;安启跃 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2022-04-29 - 公布日： 2022-08-19 - 主分类号： H01L21/673 文献下载
摘要：本实用新型提供了一种分体式CVD进出炉载具，涉及半导体器件加工技术领域。所述载具包括：载筒、尾盖、保温连接垫和保护盖；载筒的尾端设置有法兰环，保护盖与法兰环法兰连接，通过保温连接垫将尾盖压制在法兰环尾端，使得尾盖拆装便利，尾盖损坏时只需更换尾盖，减小了汰换成本；尾盖开设有供拉杆进出的第一通孔，保护盖开设有与第一通孔对应的第二通孔，第二通孔孔径小于第一通孔孔径，能够大幅减少拉杆对尾盖的磕碰撞击次数，有效提升尾盖的使用寿命。
体式 cvd 进出炉载具

[实用新型]晶粒筛分机-CN202123316540.5有效
发明人：汪良恩;孙培刚 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2021-12-24 - 公布日： 2022-07-01 - 主分类号： B07B1/28 文献下载
摘要：本实用新型提供了一种晶粒筛分机，涉及芯片筛分技术领域。所述晶粒筛分机包括：筛盆、动力组件、输出组件和传动组件；筛盆安装在输出组件上；动力组件通过传动组件驱动输出组件摆动；带动筛盆摆动筛分其内的晶粒，实现晶粒的自动筛分，筛分彻底效果好，效率高。
晶粒筛分

[发明专利]磷硼同步一次扩散缓变结芯片的扩散工艺-CN202011471400.2有效
发明人：汪良恩;张小明;安启跃 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-12-14 - 公布日： 2022-05-17 - 主分类号： H01L21/225 文献下载
摘要：本发明公开了磷硼同步一次扩散缓变结芯片的扩散工艺，涉及半导体器件加工技术领域。本发明主包括装舟过程、扩散过程、扩散后清洗过程、P/N两面喷砂过程，选择合适的扩散条件，所形成的扩散后基片可满足整流芯片的全部电特性的要求。本发明通过将传统工艺磷、硼二次扩散工艺合并为磷硼同步一次扩散工艺，使得工艺流程简单，生产周期短，良品率高，反向漏电流小，器件在高低温循环使用过程中寿命长，且成本降低，相较于传统工艺，能够节约三、四天，另外，采用碳化硅粉作为硼铝纸源用的分离剂，不会对磷产生吸附作业，耐高温能力(HTRB能力)相对较高，可靠性高，在缓变结扩散工艺过程中硅片不易腐蚀。
同步一次扩散缓变结芯片工艺

[实用新型]晶片观察标记装置-CN202121452203.6有效
发明人：汪良恩;孙培刚 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2021-06-25 - 公布日： 2022-03-29 - 主分类号： H01L21/67 文献下载
摘要：本实用新型提供了一种晶片观察标记装置，涉及晶片观察技术领域。所述晶片观察标记装置包括：载物板和参照带，所述参照带平铺在载物板的上表面上，参照带的两端与载物板固定。本实用新型中，观察标记晶片的过程中，晶片沿载物板的上表面，自参照带的下方推过，保持被观察的一列晶粒与参照带相邻，能够有效防止质检人员漏看和重复观察，并且观察过程中断后能够直接从与参照带相邻的一列晶粒继续观察，不必从头观察，使得观察效率高出错率低。
晶片观察标记装置

[实用新型]一种应用于显微镜观测的晶片放置载物台-CN202023287161.3有效
发明人：汪良恩;孙培刚 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-12-30 - 公布日： 2021-08-31 - 主分类号： G02B21/26 文献下载
摘要：本实用新型公开了一种应用于显微镜观测的晶片放置载物台，涉及晶片检测技术领域。本实用新型包括面板，面板两侧对称设置有连接板，两连接板间固定连接有至少一个连接件，连接件垂直于两连接板设置，连接板与连接件之间留有能插入晶片的空隙。本实用新型通过面板与连接件的结合，使得晶片在作业过程中可暂停后继续作业，暂停时晶片不会发生移动，结构简单、成本低易实现，方便灵活的测试各种形状及尺寸的晶片。
一种应用于显微镜观测晶片放置载物台

[实用新型]一种用于CVD反应炉的连杆支撑装置-CN202022843190.7有效
发明人：汪良恩;安启跃 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-12-01 - 公布日： 2021-07-20 - 主分类号： H01L21/677 文献下载
摘要：本实用新型公开了一种用于CVD反应炉的连杆支撑装置，涉及半导体器件加工技术领域。本实用新型包括支撑座、竖杆和连杆；竖杆垂直安装在支撑座上表面，竖杆侧壁设置有若干圆环，连杆侧壁设置有连接板，连接板上端固定连接有侧杆，侧杆与连杆同时插入圆环内并与圆环间隙配合，连杆侧壁设置有若干挂杆。本实用新型通过将载有晶圆的载具挂在一连杆上，将连杆横放在若干个挂杆上，再根据工艺需求选择性地将连杆推进或拉出反应炉，持续至完成进炉或出炉过程，过程中不需要操作人员持续手持连杆，因此可同时操作多支CVD沉积反应炉的进出炉，从而减少对人力资源的需求，且结构简单、轻便，使用后可收起，占用生产空间小，实用性强。
一种用于 cvd 反应炉连杆支撑装置

[实用新型]一种用于CVD反应炉的载具保护装置-CN202022843222.3有效
发明人：汪良恩;安启跃 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-12-01 - 公布日： 2021-07-20 - 主分类号： H01L21/673 文献下载
摘要：本实用新型公开了一种用于CVD反应炉的载具保护装置，涉及半导体器件加工技术领域。本实用新型包括保护盖；保护盖端面开设有镂空板，镂空板上开设有一圆孔，保护盖侧面设置有折边，保护盖的外壁活动设置有卡箍。本实用新型通过载具尾端安装保护装置，对载具进行保护，保护盖上的圆孔与拉杆相配合将载具推入或拉出反应炉，使其在与拉杆发生碰撞时不易受损，同时，不遮挡芯片进出炉时的视线，从而延长载具使用寿命，降低使用成本，该装置设计、加工简单，便于操作。
一种用于 cvd 反应炉保护装置

[发明专利]一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片-CN202010660135.6有效
发明人：汪良恩;汪曦凌;焦世龙 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-07-10 - 公布日： 2021-04-27 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片，所述芯片上布局有至少两个相互垂直设置的沟槽基本单元，所述沟槽基本单元包括外围沟槽、环形隔离平台和由环形隔离平台将其与所述外围沟槽隔离的有源区，所述有源区包括多列有源区沟槽、将所述多列有源区沟槽连接并封闭的连接沟槽和位于相邻的两列有源区沟槽之间并由连接沟槽封闭的有源区平台。本发明提出两种适用于八英寸或者十二英寸等大尺寸晶圆制造的沟槽型肖特基势垒芯片布局方案，以显著减小沟槽刻蚀、高温氧化及多晶淀积所致的晶圆整体型变，有利于芯片加工及良率提升。第一种方案以沟槽方向90°翻转布局为特征，第二种方案以沟槽方向360°旋转对称布局为特征。
一种用于尺寸制造沟槽型肖特基势垒芯片

[发明专利]一种取代GPP工艺的新型芯片制作工艺-CN202010384854.X在审
发明人：汪良恩;安启跃 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-05-09 - 公布日： 2020-09-08 - 主分类号： H01L21/78 文献下载
摘要：本发明公开了一种取代GPP工艺的新型芯片制作工艺，属于芯片加工领域。包括以下步骤：对晶圆片进行扩散、镀镍金、一次光刻、蚀刻沟槽、聚酰亚胺钝化保护；然后对晶圆进行测试，将不良芯片进行着色处理；再沿晶圆上预留的切割通道将晶圆片切割成芯片；最后将不良品取出，良品进行包装。本发明相对传统的GPP芯片工艺，具有流程简单，成本低，提高了产品的耐高温能力和耐高低温循环能力，可靠性更高，且可采用较薄的原硅片加工低阻抗和低功耗产品。
一种取代 gpp 工艺新型芯片制作

[发明专利]PMOS晶体管结构及其形成方法-CN201810017869.5有效
发明人：孟静 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2018-01-09 - 公布日： 2020-09-01 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种PMOS晶体管结构及其形成方法，涉及基本电子元器件技术领域。所述晶体管包括衬底、栅极结构、沟道区以及源、漏区，该半导体结构还包括球形阻断装置，以及位于衬底与沟道区界面处、衬底与源、漏区界面处的含碳材料层，其中所述球形阻断装置设置于衬底中且位于所述源、漏区和所述沟道区下方，所述球形阻断装置为空腔或填充有绝缘介质，所述含碳材料层位于沟道区下方的位置中碳、硅原子重量比为1：（0.7‑2.4），形成的半导体结构漏电流显著降低，电学性能得到明显提升，并且本发明中形成该半导体结构的方法工艺简单，成本低廉，引入杂质少，能够进一步改善半导体结构的性能。
pmos 晶体管结构及其形成方法

[发明专利]偶极子天线中的具备SiO2-CN201611184766.5有效
发明人：张小明;汪曦凌;尹晓雪 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2016-12-20 - 公布日： 2020-08-21 - 主分类号： H01L21/329 文献下载
摘要：本发明公开一种偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法，其中，所述可重构偶极子天线包括：SOI衬底、第一天线臂、第二天线臂和同轴馈线；所述第一天线臂和第二天线臂包括多个具备SiO2保护层的SPiN二极管串，所述SiO2保护层的SPiN二极管串由依次首尾相连的SiO2保护层的SPiN二极管构成，所述具备SiO2保护层的SPiN二极管的制造方法包括：选取SOI衬底；形成有源区沟槽；对所述有源区沟槽利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；光刻引线孔并金属化处理以形成所述具备SiO2保护层的SPiN二极管；本发明提供的具备SiO2保护层的SPiN二极管可用于高性能可重构偶极子天线的制备。
偶极子天线中的具备 sio base sub

[发明专利]双极晶体管的制作方法-CN201711396250.1有效
发明人：不公告发明人 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2017-12-21 - 公布日： 2020-08-18 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及一种双极晶体管及其制作方法。所述制作方法在形成发射极多晶硅前包括以下步骤：在所述氧化层及所述第一开口处的N型外延层上形成绝缘保护层；在所述第一开口处的绝缘保护层上形成光刻胶，所述光刻胶包括位于所述第一开口中央的第一部分及位于所述第一部分两侧的多个间隔排列的第二部分；利用所述光刻胶对所述绝缘保护层进行湿法腐蚀，使得所述绝缘保护层形成位于所述第一开口中央的第一保护部及位于所述第一保护部两侧的多个间隔设置的第二保护部；在所述氧化层及所述第二保护部及邻近所述第二保护部的部分所述第一保护部上形成基极多晶硅及位于所述基极多晶硅上的氧化硅。所述绝缘保护层作为发射区保护材料，避免发射极‑基极短路。
双极晶体管制作方法

[发明专利]一种具有屏蔽氧化物的沟槽型肖特基整流器及其加工工艺-CN202010161084.2在审
发明人：汪良恩;焦世龙 -专利权人： 安徽安芯电子科技股份有限公司
申请日： 2020-03-10 - 公布日： 2020-06-26 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种具有屏蔽氧化物的沟槽型肖特基整流器及其加工工艺，属于肖特基器件技术领域。取一覆盖二氧化硅或氮化硅介质作为掩膜的芯片，采用干法刻蚀沟槽，淀积二氧化硅，再填充多晶，采用研磨及干法刻蚀将沟槽内多晶刻蚀掉1/3～1/2，再湿法刻蚀沟槽侧壁二氧化硅至高于沟槽内剩余多晶表面0.1～0.3μm，沟槽上部较薄层二氧化硅淀积或热氧化形成屏蔽氧化物，再淀积多晶并回刻至沟槽侧壁平台高度，最后淀积势垒金属并退火，淀积传导金属，得到具有屏蔽氧化物的沟槽型肖特基整流器，本发明用于调整反向偏置下沟槽底部拐角附近电场分布以及减小台面势垒金属‑半导体界面附近电场强度，可以进一步改善传统沟槽肖特基器件性能。
一种具有屏蔽氧化物沟槽型肖特基整流器及其加工工艺

1
2
下一页»
尾页
共 22 条