“周藤悠介”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体电路和半导体电路系统-CN201780068590.3有效
发明人： 周藤悠介;平贺启三 -专利权人：索尼半导体解决方案公司
申请日： 2017-11-01 - 公布日： 2023-08-15 - 主分类号： G11C14/00 文献下载
摘要：根据本发明的半导体电路包括：第一电路，产生在第一节点的电压的反相电压并且能够将该反相电压施加于第二节点；第二电路，产生在第二节点的电压的反相电压并且能够将该反相电压施加于第一节点；第一晶体管，当接通时将第一节点连接到第三节点；第一存储元件，具有连接到第三节点的第一端子和被施加控制电压的第二端子，并且能够处于第一阻态或第二阻态；第一电压设置电路，连接到第三节点，并且能够将在第三节点的电压设置为与在第一节点和第二节点之中的规定节点的电压对应的电压；和驱动部分，控制第一晶体管的操作，同时设置控制电压。
半导体电路系统

[发明专利]半导体装置-CN202180075132.9在审
发明人：吉田浩;奥野润;古贺洋贵;周藤悠介;塚本竹雄 -专利权人：索尼集团公司
申请日： 2021-10-29 - 公布日： 2023-08-01 - 主分类号： G06G7/16 文献下载
摘要：本公开涉及一种被配置为能够降低能耗的半导体装置。提供了一种半导体装置，包括：输入单元，输入电荷；计算单元，存储并计算来自输入单元的电荷；以及输出单元，检测并输出存储在计算单元中的电荷。计算单元具有存储单元，多个配对单元连接至该存储单元，每个配对由输入单元与选通单元形成。多个配对单元的每个使从输入单元输入至存储单元的电荷可变。存储单元存储从多个连接的配对单元中的每个输入的电荷。本发明可应用于例如模拟计算装置。
半导体装置

[发明专利]半导体电路和半导体电路系统-CN202080059864.4在审
发明人： 周藤悠介 -专利权人：索尼半导体解决方案公司
申请日： 2020-08-13 - 公布日： 2022-04-15 - 主分类号： H01L27/105 文献下载
摘要：根据本公开的半导体电路包括：第一电路，能够将第一节点处的电压的反相电压施加到第二节点；第二电路，能够将第二节点处的电压的反相电压施加到第一节点；第一存储元件，包括第一端子、第二端子和第三端子，并且能够依据在第二端子与第三端子之间流动的电流的方向设定第一端子与第二和第三端子之间的电阻状态；第一晶体管，包括连接到第一节点的漏极和连接到第一存储元件的第一端子的源极；第二晶体管，包括连接到第一节点或第二节点的栅极以及连接到第一存储元件的第二端子的漏极；以及第三晶体管，包括连接到第一节点或第二节点的栅极以及连接到第一存储元件的第二端子的漏极。
半导体电路系统

[发明专利]半导体电路和半导体电路系统-CN201880078732.9在审
发明人： 周藤悠介 -专利权人：索尼半导体解决方案公司
申请日： 2018-11-29 - 公布日： 2020-07-24 - 主分类号： G11C14/00 文献下载
摘要：半导体电路设有：第一电路，能够将第一节点的电压的反相电压施加到第二节点；第二电路，能够将第二节点的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到第三节点；第一存储器元件，包括连接到第三节点的第一端子和要被施加控制电压的第二端子；第二晶体管，包括要被施加第一电压的源极、连接到第三节点的漏极和连接到第一预定节点的栅极，所述第一预定节点是第一节点和第二节点中的一个；第三晶体管，包括要被施加第二电压的源极、连接到第三节点的漏极和连接到第二预定节点的栅极，所述第二预定节点是第一节点和第二节点中的另一个；和驱动器。
半导体电路系统

[发明专利]半导体电路和半导体电路系统-CN201880079053.3在审
发明人： 周藤悠介 -专利权人：索尼半导体解决方案公司
申请日： 2018-12-04 - 公布日： 2020-07-17 - 主分类号： G11C14/00 文献下载
摘要：该半导体电路设有：第一电路，能够将第一节点上的电压的反相电压施加到第二节点；第二电路，能够将第二节点上的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到与第一存储器元件连接的第三节点；第二晶体管，具有连接到第三节点的漏极和连接到第一预定节点的栅极；第三晶体管，包括连接到第三节点的漏极和连接到第二预定节点的栅极；第四晶体管，能够将第二节点连接到与第二存储器元件连接的第四节点；第五晶体管，包括连接到第四节点的漏极和连接到第二预定节点的栅极；以及第六晶体管，包括连接到第四节点的漏极和连接到第一预定节点的栅极。
半导体电路系统

[发明专利]存储电路-CN201580043335.4有效
发明人：菅原聪;周藤悠介;山本修一郎 -专利权人：国立研究开发法人科学技术振兴机构
申请日： 2015-08-06 - 公布日： 2019-04-16 - 主分类号： G11C11/15 文献下载
摘要：一种存储电路，其特征在于，该存储电路包括如下所述的多个单元和控制单元。所述多个单元被放置在多个行和多个列中，使得形成通过划分所述多个行而形成的多个存储体。各存储体包括一个或更多个行。每个单元包括如下元件：双稳态电路，该双稳态电路存储数据；和非易失性元件，该非易失性元件以非易失性方式保持在双稳态电路中所存储的数据，并且把所述数据恢复到双稳态电路。控制单元执行如下操作：依次在每个行执行存储操作；把向作为前述存储体中的一个并包括执行前述存储操作的行的、第一存储体中的单元的电源提供的电压设置为第一电压，第一存储体包括其上执行存储操作的行；并且把作为不在前述第一存储体中的单元的电源提供的电压设置为第二电压，该第二电压小于前述第一电压，但在该第二电压下，双稳态电路中的数据被保持。
存储电路

[发明专利]对于沟道采用了压电电阻体的晶体管以及电子电路-CN201580014108.9有效
发明人：菅原聪;周藤悠介;黑泽实;舟洼浩;山本修一郎 -专利权人：国立研究开发法人科学技术振兴机构
申请日： 2015-03-06 - 公布日： 2019-04-05 - 主分类号： H01L45/00 文献下载
摘要：一种晶体管，具备：压电电阻体(10)，其传导载流子；源极(14)，其将所述载流子注入所述压电电阻体；漏极(16)，其从所述压电电阻体接受所述载流子；压电体(12)，其以包围所述压电电阻体的方式进行设置，对所述压电电阻体施加压力；以及栅极(18)，其对所述压电体施加电压，以使所述压电体对所述压电电阻体施加压力。
对于沟道采用压电电阻晶体管以及电子电路

[发明专利]存储电路-CN201380025692.9有效
发明人：山本修一郎;周藤悠介;菅原聪 -专利权人：国立研究开发法人科学技术振兴机构
申请日： 2013-02-19 - 公布日： 2017-12-12 - 主分类号： G11C11/15 文献下载
摘要：一种存储电路，具备双稳态电路(30)，存储数据；非易失性元件(MTJ1、MTJ2)，将存储在上述双稳态电路中的数据非易失性地进行保存，并将非易失性地保存的数据恢复到上述双稳态电路中；和判定部(50)，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。
存储电路

[发明专利]具备双稳态电路和非易失性元件的存储电路-CN201380025730.0有效
发明人： 周藤悠介;山本修一郎;菅原聪 -专利权人：国立研究开发法人科学技术振兴机构
申请日： 2013-02-19 - 公布日： 2017-03-01 - 主分类号： G11C11/15 文献下载
摘要：存储电路具备双稳态电路(30)，其存储数据；非易失性元件(MTJ1、MTJ2)，其非易失性地存入在所述双稳态电路中存储的数据，将非易失性地存入的数据恢复至所述双稳态电路；和控制部，在不从所述双稳态电路进行数据的读出或写入的期间长于给定期间的情况下，非易失性地存入在所述双稳态电路中存储的数据，并切断所述双稳态电路的电源，在不进行所述数据的读出或写入的期间短于所述给定期间的情况下，不进行存储在所述双稳态电路中的数据的非易失性的存入，使所述双稳态电路的电源电压低于从所述双稳态电路进行数据的读出或写入的期间的电压。
具备双稳态电路非易失性元件存储

1
共 9 条