“南海卿”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]真随机数发生电路、方法及电子设备-CN202211656823.0有效
发明人：尹说;南海卿;张晓强 -专利权人：海光集成电路设计（北京）有限公司
申请日： 2022-12-22 - 公布日： 2023-10-20 - 主分类号： G06F7/58 文献下载
摘要：本申请实施例提供一种真随机数发生电路、方法及电子设备，所述电路包括：数据信号生成模块，用于接收第一时钟信号，并增加所述第一时钟信号的时钟抖动以获得数据信号；采样信号生成模块，用于接收第二时钟信号，并增加所述第二时钟信号的时钟抖动以获得采样信号；收集模块，用于接收所述数据信号和所述采样信号，根据所述采样信号对所述数据信号进行采样，所述收集模块在所述数据信号和所述采样信号满足所述收集模块的亚稳态出现条件时，所述收集模块处于亚稳态状态，输出真随机数序列。本申请实施例提供的真随机数发生电路能够提高输出序列的随机性。
随机数发生电路方法电子设备

[发明专利]电路生成方法、装置、电子设备及存储介质-CN202110714002.7有效
发明人：张冠群;张晓强;南海卿 -专利权人：成都海光集成电路设计有限公司
申请日： 2021-06-25 - 公布日： 2023-08-29 - 主分类号： G06F30/3308 文献下载
摘要：本申请一个或多个实施例公开了一种电路生成方法、装置、电子设备及存储介质，涉及集成电路技术领域，为提高产品可靠性而发明。其中，电路生成方法包括：获取标准单元时序库、目标电路的电路约束文件以及电路描述，其中，所述标准单元时序库中包括标准单元的延时以及标准单元的老化延时参数，所述老化延时参数用于表示老化对标准单元延时的影响；根据所述电路约束文件、所述电路描述、所述标准单元的延时以及所述老化延时参数在所述标准单元时序库中选择目标标准单元；根据所述目标标准单元以及所述电路描述进行逻辑电路合成，得到电路网表。本申请实施例适用于集成电路设计。
电路生成方法装置电子设备存储介质

[发明专利]一种芯片老化状态检测方法及装置-CN202011251252.3有效
发明人： 南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-10 - 公布日： 2023-07-21 - 主分类号： G01R31/28 文献下载
摘要：本发明实施例公开一种芯片老化状态检测方法及装置，涉及芯片检测技术领域，便于检测出TDDB效应导致的芯片老化状态。所述方法包括：将芯片上至少一个功率开关器件的输出端接入峰值电流检波电路中；向所述功率开关器件的控制端供电，使电流经由控制端流向所述输出端；利用所述峰值电流检波电路从所述输出端周期性地获取最大漏电流；基于所述最大漏电流确定芯片老化状态。本发明适用于芯片老化测试及监测场合。
一种芯片老化状态检测方法装置

[发明专利]一种电路优化方法、装置、电子设备和可读存储介质-CN202110698714.4有效
发明人： 南海卿;张晓强;张冠群 -专利权人：海光信息技术股份有限公司
申请日： 2021-06-23 - 公布日： 2023-06-13 - 主分类号： G06F30/337 文献下载
摘要：本申请的实施例公开了一种电路优化方法、装置、电子设备和可读存储介质，涉及芯片设计技术领域，为便于降低芯片的成本而发明。所述电路优化方法，包括：在老龄化时序违例的电路中，确定待替换器件；基于所述待替换器件的第一参数，确定第一候选器件集合；其中，所述第一参数为与延时相关的参数，所述第一候选器件集合中的各候选器件的功能与所述待替换器件的功能相同，且所述各候选器件的第一参数的参数值与所述待替换器件的第一参数的参数值相同；基于所述各候选器件的老龄化延时信息和所述待替换器件的非老龄化延时信息，在所述各候选器件中确定替换器件；使用所述替换器件替换所述待替换器件。本申请适用于芯片设计。
一种电路优化方法装置电子设备可读存储介质

[发明专利]一种芯片老化状态监测电路、方法、芯片及服务器-CN202011250357.7有效
发明人： 南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-10 - 公布日： 2023-05-05 - 主分类号： G01R31/28 文献下载
摘要：本发明实施例公开一种芯片老化状态监测电路、方法、芯片及服务器，涉及半导体技术领域。包括开关单元、供电电源及振荡器；还包括上拉和/或下拉电路，通过将上拉和/或下拉电路控制端连接于芯片中翻转率最高的动态信号源、保持时间最长的静态信号源及流经电流最大的节点中的至少两个；来监测多种老化现象容易发生的节点，反映在对典型上拉与下拉电路导通性能的影响上，进而影响振荡器的实际供电电压和/或对地电压，振荡器基于输入电压和/或对地电压的变化输出至少对应的两组振荡频率，根据该两组振荡频率就可以确定出当前芯片的老化状态受影响情况，从而便于对芯片受不同类型的老化现象影响进行监测。本发明适用于芯片老化测试、监测及设计。
一种芯片老化状态监测电路方法服务器

[发明专利]集成电路芯片及其操作方法-CN202110646424.5有效
发明人： 南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2021-06-10 - 公布日： 2023-04-14 - 主分类号： H01L27/02 文献下载
摘要：本公开提供一种集成电路芯片及其操作方法，芯片包括：多个第一电路支路，第一电路支路包括第一去耦电容单元和第一开关模块，第一开关模块被配置为：控制当前第一电路支路的第一去耦电容单元的第一端在工作中可从第一电源线接收第一电源电压和/或第二端在工作中可从第二电源线接收第二电源电压，第一电源电压不同于第二电源电压；至少一个第二开关模块，被配置为：与多个第一电路支路中对应的两个第一电路支路分别包括的第一去耦电容单元进行耦接，控制对应的两个第一电路支路的第一去耦电容单元之间的通断，使得多个第一去耦电容单元在相互并联和相互串联之间进行切换。该芯片能实现相互并联和相互串联状态的切换，从而实现额外电荷的补充释放。
集成电路芯片及其操作方法

[发明专利]一种集成电路的工作频率补偿方法、集成电路-CN202011250356.2有效
发明人： 南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-10 - 公布日： 2023-03-31 - 主分类号： G06F1/3234 文献下载
摘要：本发明实施例公开一种集成电路的工作频率补偿方法、集成电路，涉及集成电路技术领域，能够有效提高芯片中个别瓶颈模块的性能，同时不造成功耗浪费。所述方法包括：根据所述集成电路中各电路模块的实际工作频率与参考工作频率，查找各所述电路模块中的瓶颈模块；增大所述瓶颈模块的衬底正向偏置电压，以使所述瓶颈模块的实际工作频率等于所述参考工作频率。本发明适用于集成电路设计中。
一种集成电路工作频率补偿方法

[发明专利]一种可靠性因子确定方法、可靠性评估方法和相关设备-CN202111349633.X在审
发明人： 南海卿;张晓强 -专利权人：海光信息技术股份有限公司
申请日： 2021-11-15 - 公布日： 2022-01-21 - 主分类号： G06F30/3315 文献下载
摘要：本发明提供了一种可靠性因子确定方法、可靠性评估方法和相关设备，包括：对逻辑单元的信号进行分析，获得逻辑单元发生第一事件的概率；根据对逻辑单元模拟发生第一事件的结果，获得第一事件对逻辑单元性能的影响概率和逻辑单元在第一事件发生时的性能变化；根据发生第一事件的概率、影响概率和性能变化，确定逻辑单元在第一事件发生时的可靠性因子，从而可以通过可靠性因子更加准确地判断第一事件对逻辑单元可靠性的影响，进而可以通过可靠性因子对包括逻辑单元的集成电路的可靠性进行更加准确的评估。
一种可靠性因子确定方法评估相关设备

[发明专利]一种标准单元的传输延迟确定方法及装置-CN202111083871.0在审
发明人：张冠群;张晓强;南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2021-09-14 - 公布日： 2021-12-14 - 主分类号： G11C11/4074 文献下载
摘要：本发明实施例公开一种标准单元的传输延迟确定方法及装置，涉及半导体技术领域，能够有效提高标准单元老化后的计算准确性，增强芯片可靠性。所述方法包括：根据预设的标准单元老化模型确定标准单元库中标准单元的输入引脚在预设老化条件下的电容，得到老化引脚电容；当利用所述标准单元库中的标准单元构建电路时，根据输入本级标准单元的信号的输入过渡时间及所述本级标准单元的外接负载电容，确定所述本级标准单元的传输延迟，其中，所述外接负载电容包括：与所述本级标准单元的输出端相连的下一级标准单元的所述老化引脚电容，以及所述本级标准单元与所述下一级标准单元之间的互连线的电容。本发明适用于芯片设计中。
一种标准单元传输延迟确定方法装置

[发明专利]一种芯片设计方法及装置-CN202110700147.1在审
发明人： 南海卿;张晓强;张冠群 -专利权人：海光信息技术股份有限公司
申请日： 2021-06-23 - 公布日： 2021-09-03 - 主分类号： G06F30/367 文献下载
摘要：本发明实施例公开一种芯片设计方法及装置，涉及计算机技术领域，能够有效提升芯片老化后的性能。所述方法包括：获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。本发明适用于芯片设计中。
一种芯片设计方法装置

[发明专利]一种集成电路的老化补偿方法、集成电路-CN202011251577.1在审
发明人： 南海卿 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-10 - 公布日： 2021-03-09 - 主分类号： H01L21/66 文献下载
摘要：本发明实施例公开一种集成电路的老化补偿方法、集成电路，涉及集成电路技术领域，能够在不显著增大集成电路设计面积和功耗的条件下，有效改善集成电路老化后的性能。所述方法包括：检测在预设输入信号下，流经目标电路的最大电流；比较所述最大电流与预先设置的参考电流是否一致；在比较结果不一致的情况下，增加集成电路的目标电压，所述目标电压包括所述集成电路的供电电压和/或所述集成电路的衬底正向偏置电压。本发明适用于集成电路设计中。
一种集成电路老化补偿方法

[发明专利]一种三态与非门电路及芯片-CN202011249809.X在审
发明人： 南海卿 -专利权人：成都海光集成电路设计有限公司
申请日： 2020-11-10 - 公布日： 2021-02-02 - 主分类号： H03K19/20 文献下载
摘要：本发明实施例公开一种三态与非门电路及芯片，涉及半导体技术领域，包括：多个碳纳米管，其栅极为信号输入端；第一与第二碳纳米管的漏极连接，第二纳米管的源极接电源地，第三与第四碳纳米管并联，其源极分别接第一供电电源，漏极分别与第一碳纳米管源极连接为信号输出端；第七与第八碳纳米管并联，其源极分别接第二供电电源；第七及第八碳纳米管漏极分别与第五碳纳米管源极连接，第五碳纳米管栅极与第六碳纳米管源极连接，第六碳纳米管栅极与第三碳纳米管及第四碳纳米管漏极连接；第一与第二、第三与第四、第五与第六、第七与第八的阈值电压相同。便于降低芯片上功能电路拓扑的复杂程度，在一定程度可提高芯片性能。
一种三态与非门电路芯片

1
共 12 条