“北京超弦存储器研究院”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果266个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的制作方法及半导体结构-CN202210394452.7在审
发明人：李永杰;孟敬恒 -专利权人： 北京超弦存储器研究院;长鑫科技集团股份有限公司
申请日： 2022-04-12 - 公布日： 2023-10-27 - 主分类号： H01L21/762 文献下载
摘要：本公开提供一种半导体结构的制作方法及半导体结构，涉及半导体技术领域，半导体结构的制作方法包括：提供基底；在基底上形成多条信号线，相邻信号线之间具有沟槽；在沟槽内形成隔离结构，隔离结构具有空隙。在本公开中，在基底上形成多条信号线，相邻信号线之间具有沟槽，通过在沟槽中形成隔离结构，且隔离结构具有空隙，空隙降低了相邻信号线之间的介电常数，从而改善信号线之间的信号串扰。
半导体结构制作方法

[发明专利]一种半导体器件及其制造方法、电子设备-CN202310986412.6有效
发明人：刘朝 -专利权人： 北京超弦存储器研究院
申请日： 2023-08-08 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件及其制造方法、电子设备，所述半导体器件包括：多个晶体管，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿所述不同层沿着垂直衬底方向延伸；所述晶体管包括第一电极和环绕所述字线侧壁的半导体层；所述半导体层包括开口背离所述字线的第一凹槽，所述第一电极51位于所述第一凹槽内且与所述半导体层连接。本实施例提供的方案，第一电极位于半导体层的凹槽内，在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层，使得刻蚀更易控制，且便于在不改变工艺的情况下，更换不同的导电薄膜作为第一电极，有利于器件的迭代更新。
一种半导体器件及其制造方法电子设备

[发明专利]一种半导体器件及其制造方法、电子设备-CN202310986429.1有效
发明人：刘朝;戴瑾 -专利权人： 北京超弦存储器研究院
申请日： 2023-08-08 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件及其制造方法、电子设备，半导体器件包括：多个晶体管，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿所述不同层沿着垂直衬底方向延伸；所述晶体管包括第一电极，栅极绝缘层，环绕所述字线侧壁的半导体层，设置在所述半导体层和所述栅极绝缘层的侧壁之间的保护层；第一电极设置在半导体层的第一凹槽内。本实施例提供的方案，第一电极设置在半导体层的第一凹槽内，在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层，使得刻蚀更易控制，且便于在不改变工艺的情况下，更换不同的导电薄膜作为第一电极，有利于器件的迭代更新。
一种半导体器件及其制造方法电子设备

[发明专利]一种半导体器件及其制造方法、电子设备-CN202311000832.9有效
发明人：桂文华;艾学正;王桂磊;戴瑾;王祥升 -专利权人： 北京超弦存储器研究院
申请日： 2023-08-10 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件及其制造方法、电子设备，涉及半导体技术领域的器件设计及其制造，半导体器件包括：垂直于衬底方向分布的多个存储单元，所述多个存储单元包括：多个晶体管和电容器，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层沿着垂直衬底方向延伸；晶体管包括第一源/漏电极、第二源/漏电极和环绕字线侧壁的半导体层；沿着垂直衬底的方向交替分布的第一绝缘层和导电层，贯穿不同层的至少一个第一孔；电容器的第二极包括设置在第一极上设置的第一孔内的内电极。本实施例提供的半导体器件，第二极设置在贯穿第一极的第一孔内，有利于减小器件面积，增大器件密度。
一种半导体器件及其制造方法电子设备

[发明专利]一种包含辅助磁场磁性顶电极的SOT-MRAM及其制备方法-CN202210348374.7在审
发明人：李辉辉;张云森;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： H10N50/10 文献下载
摘要：一种包含辅助磁场磁性顶电极的SOT‑MRAM及其制备方法，所述SOT‑MRAM包括：基底；自旋轨道耦合层；磁性隧道结；硬掩膜层；保护层，包括多个带有通孔的第一盖帽，第一盖帽包裹磁性隧道结的侧壁和硬掩膜层的侧壁，第一盖帽的通孔允许所述硬掩膜层的顶部露出；第一介质层，包括多个带有通孔的第二盖帽，述第二盖帽设置在第一盖帽的侧壁上，第二盖帽的通孔允许硬掩膜层的顶部露出；磁性顶电极，磁性顶电极靠近基底一侧的表面为曲面并且所述曲面朝向基底弯曲。本申请的SOT‑MRAM的磁性顶电极的表面为曲面，离磁性隧道结自由层较近，可以更好地提供辅助磁场，减小磁性顶电极的厚度，而且制备工艺简单，可以避免损伤MTJ。
一种包含辅助磁场磁性电极 sot mram 及其制备方法

[发明专利]一种存储器及其制备方法-CN202210348971.X在审
发明人：李辉辉;张云森;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： H10N50/80 文献下载
摘要：一种存储器及其制备方法，所述存储器包括：基底；底电极；存储位元；保护层，所述保护层包括多个带有通孔的第一盖帽，所述第一盖帽设置在所述底电极的侧壁和所述存储位元的侧壁上，所述第一盖帽的通孔允许所述存储位元顶部露出；顶电极层，所述顶电极层包括多个第二盖帽，所述第二盖帽设置在所述第一盖帽的侧壁和顶部以及所述存储位元的顶部上，所述顶电极层与所述存储位元电连接。本申请的存储器的顶电极层包括第二盖帽，可以提高顶电极层的尺寸，增加后续金属互联工艺的窗口，并为存储位元提供保护作用，而且制备方法简单，能够有效解决顶电极‑存储位元对位套刻难以对准的问题。
一种存储器及其制备方法

[发明专利]一种半导体结构及其制备方法-CN202210369163.1在审
发明人：尹晓明;周俊;王桂磊 -专利权人： 北京超弦存储器研究院;长鑫科技集团股份有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H10B12/00 文献下载
摘要：本申请提供了一种半导体结构及其制备方法。所述一种半导体结构，包括：层叠设置的衬底、第一结构和第二结构；所述第一结构包括第一晶体管和第二晶体管，所述第一晶体管包括第一晶体管源极、第一晶体管沟道、第一晶体管栅极和第一晶体管漏极，所述第二晶体管包括第二晶体管源极、第二晶体管沟道、第二晶体管栅极和第二晶体管漏极，所述第一晶体管沟道为凹字型结构，第一晶体管栅极位于第一晶体管沟道的凹型结构内，所述第二晶体管沟道为凹型结构，第二晶体管栅极位于第二晶体管沟道的凹型结构内；第二结构，所述第二结构包括第一连接线，所述第一连接线被配置成电连接所述第一晶体管漏极和所述第二晶体管栅极。
一种半导体结构及其制备方法

[发明专利]一种磁性随机存取存储器及其制备方法-CN202210348376.6在审
发明人：李辉辉;张云森;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： H10N50/01 文献下载
摘要：一种磁性随机存取存储器(MRAM)及其制备方法，所述MRAM包括：基底；底电极；磁性隧道结；顶电极；第一保护层，包括多个带有通孔的第一盖帽，所述第一盖帽包裹所述磁性隧道结的侧壁和所述顶电极的侧壁，所述第一盖帽的通孔允许所述顶电极顶部露出；第二保护层，包括多个带有通孔的第二盖帽，所述第二盖帽包裹所述第一盖帽的侧壁和顶部，所述第二盖帽的通孔允许所述顶电极顶部露出。本申请实施例的MRAM可以更好地保护磁性隧道结，有利于增加后道顶部导线刻蚀阻挡的工艺窗口，而且制备方法简单，可以省去一道光罩，没有对位套刻难以对准的问题，还可以减轻MTJ侧壁金属沉积。
一种磁性随机存取存储器及其制备方法

[发明专利]一种量子比特电极及其设计方法、量子比特器件-CN202310968405.3在审
发明人：王桂磊;张毅文;孔真真 -专利权人：合肥国家实验室;北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-08-02 - 公布日： 2023-10-24 - 主分类号： H01L29/41 文献下载
摘要：本发明提供了一种量子比特电极及其设计方法、量子比特器件，该量子比特电极的设计方法通过外延技术生长硅基量子比特外延结构，并对表面进行综合形貌表征，设计一种随不同材料优化的量子比特电极结构与形状，并通过量子比特电极形状与分布进一步改善量子比特器件的总体应力情况，改善量子比特器件温变应变涨落，最终得到一种全新的量子比特电极结构，并利用优化的量子比特电极结构制备硅基量子比特器件，从而为大规模比特扩展提供更为稳定的量子比特器件单元阵列，即从微观上改善量子比特器件的应力涨落，这将对量子比特的操纵有着巨大的意义。
一种量子比特电极及其设计方法器件

[发明专利]一种磁性随机存取存储器及其制备方法-CN202210348973.9在审
发明人：李辉辉;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： H10N50/80 文献下载
摘要：一种磁性随机存取存储器(MRAM)及其制备方法，MRAM包括：基底；底电极，所述底电极设置在所述基底一侧；磁性隧道结，设置在所述底电极远离所述基底的一侧；硬掩膜层，设置在所述磁性隧道结远离所述基底的一侧；保护层，所述保护层包括多个带有通孔的第一盖帽，所述第一盖帽包裹所述底电极的侧壁、所述磁性隧道结的侧壁和所述硬掩膜层的侧壁，所述第一盖帽的通孔允许所述硬掩膜层顶部露出；磁屏蔽层，所述磁屏蔽层包括多个第二盖帽，所述第二盖帽包裹所述第一盖帽的侧壁和顶部。本申请实施例的MRAM采用位元级别的磁屏蔽保护，保护效果好，体积小、重量轻、运输方便、外围电路的工作不受影响，其制备方法工艺简单、成本低。
一种磁性随机存取存储器及其制备方法

[发明专利]垂直型自旋轨道矩-磁性随机存取存储器及其制备方法-CN202210348972.4在审
发明人：李辉辉;张云森;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： H10N50/01 文献下载
摘要：一种垂直型自旋轨道矩‑磁性随机存取存储器(SOT‑MRAM)及其制备方法。所述制备包括：基底；自旋轨道耦合层；磁性隧道结；保护层，所述保护层包括多个带有通孔的第一盖帽，所述第一盖帽包裹所述磁性隧道结的侧壁和所述顶电极的侧壁，所述第一盖帽的通孔允许所述顶电极顶部露出；磁性层，所述磁性层包括多个带有通孔的第二盖帽，所述第二盖帽包裹所述第一盖帽的侧壁，所述第二盖帽的通孔允许所述顶电极顶部露出。本申请的SOT‑MRAM的磁性层离磁性隧道结的自由层较近，可以更好地提供辅助磁场，且能起到一定的磁屏蔽强化作用，而且制备工艺简单、交叉污染的风险小、形貌均一性易控制。
垂直自旋轨道磁性随机存取存储器及其制备方法

[发明专利]数据读写电路及其方法、存储器及其驱动方法、电子设备-CN202310480552.6有效
发明人：朱正勇;康卜文;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2023-04-28 - 公布日： 2023-10-20 - 主分类号： G11C11/401 文献下载
摘要：本公开涉及一种数据读写电路及其方法、存储器及其驱动方法、电子设备，涉及存储技术领域，以提高数据读取的准确度。所述数据读写方法包括：在预充电阶段，数据信号线向第一晶体管提供第一参考电压，辅助信号线向第一晶体管和第二晶体管同时提供第一参考电压，电容器的第二电极施加第一写控制电压，第二晶体管导通，对存储节点进行预充电；其中，数据对应的最大数据电压与第一晶体管的阈值电压之和为基准电压，第一参考电压大于基准电压。在数据写入阶段，响应于写命令，辅助信号线浮置，数据信号线向第一晶体管提供数据电压，第一晶体管导通；存储节点放电至稳定状态，写入数据电压对应的数据。
数据读写电路及其方法存储器驱动电子设备

[发明专利]半导体结构、存储器及其制作方法、电子设备-CN202310317554.3有效
发明人：巴兰松;张云森;李辉辉;余泳 -专利权人： 北京超弦存储器研究院
申请日： 2023-03-28 - 公布日： 2023-10-20 - 主分类号： H10B61/00 文献下载
摘要：本申请实施例提供了一种半导体结构、存储器及其制作方法、电子设备。该半导体结构包括：衬底、背栅、半导体层、漏极、磁性隧道结以及位于半导体层远离衬底一侧的第一源极、第一栅极、第二源极和第二栅极。半导体层与背栅叠层设置且绝缘；磁性隧道结位于漏极远离衬底的一侧，且与漏极接触；第一源极和第一栅极位于漏极的一侧，第二源极和第二栅极位于漏极的另一侧，且第一源极、第一栅极、第二源极和第二栅极分别在衬底上的正投影均与半导体层在衬底上的正投影交叠。本申请提供的半导体结构包括一个磁性隧道结和两个晶体管，相对于传统的MRAM存储单元，能够提升MRAM存储单元读写稳定性。
半导体结构存储器及其制作方法电子设备

[发明专利]半导体器件及电子设备-CN202311138443.2在审
发明人：王祥升;李庚霏;戴瑾;刘铭旭;王桂磊;赵超 -专利权人： 北京超弦存储器研究院
申请日： 2023-09-05 - 公布日： 2023-10-10 - 主分类号： G11C5/06 文献下载
摘要：本申请实施例提供了一种半导体器件及电子设备。该半导体器件包括：衬底以及设置在衬底一侧的存储部、走线部和外围电路部，在垂直于衬底的方向上，存储部、走线部和外围电路部的位置不同；存储部包括至少两个子存储阵列，至少两个子存储阵列沿平行于衬底的第一方向依次排布；子存储阵列包括至少一个存储单元，存储单元包括晶体管；走线部包括至少一个共享字线；至少两个子存储阵列中，位于不同子存储阵列的存储单元的晶体管的栅极与同一共享字线电连接，共享字线与外围电路部连接。本申请实施例通过共享字线方式，可以大幅减少走线和降低外围电路面积，不占用多余面积，提高器件密度和集成度。
半导体器件电子设备

[实用新型]DRAM存储单元电路及DRAM存储器-CN202320371816.X有效
发明人：汪令飞;卢年端;王桂磊;赵超;李泠 -专利权人： 北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-10-03 - 主分类号： G11C11/408 文献下载
摘要：本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
dram 存储单元电路存储器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
下一页»
尾页
共 266 条