“北京大禹智芯科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]一种基于TOE的TCP发送窗口更新方法及装置-CN202310855596.2在审
发明人：杨远远 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-07-13 - 公布日： 2023-10-24 - 主分类号： H04L47/27 文献下载
摘要：本发明提供基于TOE的TCP发送窗口更新方法及装置，该方法提供一主机TOE驱动模块、一TCP连接获取模块以及一队列建立模块，主机TOE驱动模块用于驱动建立TCP连接，TCP连接获取模块用于将获取的多个TCP连接分流到任一由队列建立模块建立的队列；提供一TOE网卡模块，主机TOE驱动模块根据发送窗口大小给TOE网卡模块发送数据；TOE网卡模块获取数据，并将数据发送至TCP连接的对端；对端回复确认号，确认号被TOE网卡模块接收；TOE网卡模块计算发送窗口的增量大小以更新发送窗口，主机TOE驱动模块根据更新后的发送窗口大小给TOE网卡模块发送数据，实现了节省主机数据缓存资源，进而支持更多TCP连接。
一种基于 toe tcp 发送窗口更新方法装置

[发明专利]一种基于MTCP接收乱序处理方法-CN202311160149.1在审
发明人：杨远远;王伟;何柏彦 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-09-11 - 公布日： 2023-10-17 - 主分类号： H04L49/9057 文献下载
摘要：本发明属于通信技术领域，公开了一种基于MTCP接收乱序处理方法：提供一链式的缓存单元，及一链表，接收TCP报文，并将接收到的TCP报文保存于链式的缓存单元的缓存节点中；根据TCP报文于发送序列中的顺序，将重叠或者连续的TCP报文对应的缓存节点按照顺序合并；将不重叠且不连续的TCP报文对应的缓存节点的信息，按照TCP报文于发送序列中的顺序，保存于链表的对应数据节点上。本发明解决了减少不必要的CPU数据拷贝的同时无法确保数据的连续性，数据传输性能差的问题。
一种基于 mtcp 接收处理方法

[发明专利]一种基于DPU的NVMe系统及其启动方法-CN202310856623.8在审
发明人：李干成 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-07-13 - 公布日： 2023-10-13 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及一种基于DPU的NVMe系统及其启动方法。所述NVMe系统包括一NVMe设备，所述NVMe设备包括：一储存单元；一NVMe控制器，连接所述储存单元，以及用以连接系统提供的一预定接口，并基于所述预定接口驱动所述储存单元以NVMe规范工作，NVMe设备提供通用的NVMe类型的PCIe接口，可以完美的实现NVMe协议栈，提供高速可靠的使用体验，网络存储协议采用NVMF协议，可以大幅降低网络延迟，且性能优于iSCSI，且完全不用占用主机的CPU性能来处理网络协议栈。本发明提供的NVMe设备解决了兼容性的问题，可以支持当前已有的支持NVMe协议栈的大多数设备。
一种基于 dpu nvme 系统及其启动方法

[发明专利]一种支持动态高并发TOE的方法-CN202311139330.4在审
发明人：何柏彦;杨远远;王伟 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： H04L69/163 文献下载
摘要：本发明提供一种支持动态高并发TOE的方法，应用于一主机，主机提供一TOE驱动以及一用以处理TCP连接的数据处理单元，数据处理单元预设有TCP连接的并发数值，方法包括：步骤S1、加载TOE驱动；步骤S2、使TOE驱动获取并发数值，并将并发数值设为TOE驱动支持的TCP并发连接数的阈值；步骤S3、创建与阈值对应数量的第一缓存区；步骤S4、建立TCP连接，并判断当前TCP连接的数量是否超过阈值，如是，则新建对应当前TCP连接的第二缓存区，并将当前的TCP连接的信息储存于第二缓存区内。本发明既保障了高并发场景下所有TCP连接的正常稳定运行，也保障了主机内存的可用量，避免过分占有内存资源。
一种支持动态并发 toe 方法

[发明专利]一种提高TOE性能的方法-CN202311145973.X在审
发明人：何柏彦;杨远远;王伟 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： H04L47/43 文献下载
摘要：本发明涉及一种提高TOE性能的方法，所述方法包括：TOE驱动提供一发送判断单元、一组装单元、一控制消息缓冲区和一数据消息缓冲区，发送判断单元用以根据主机的核心空间的协议动作识别用户将要发送的消息类型是控制消息还是数据消息；组装单元用以根据判断单元的判断结果，分别组装控制消息以及数据消息；组装单元将组装后的控制消息储存至控制消息缓冲区，并通知TOE模块处理控制消息，以及组装单元将组装后的数据消息储存至数据消息缓冲区，并通知TOE模块处理数据消息。本发明能够通过分离数据流与控制流，并独立控制数据通道与控制通道缓冲区的大小，使TOE在高并发场景下能保证TCP协议处理速率的同时，保证数据传输的稳定与高效。
一种提高 toe 性能方法

[发明专利]一种直接内存访问驱动系统实现流水化操作的方法-CN202311119284.1在审
发明人：杨远远;王伟;何柏彦 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-09-01 - 公布日： 2023-10-10 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种直接内存访问驱动系统实现流水化操作的方法，包括：于需要传送的每一段数据末尾指定预定长度的数据作为末尾标志；通过每个DMA任务描述符获取主机数据缓存区的信息；根据每个主机数据缓存区信息的信息长度，分别初始化本地对应的目标数据缓存区末尾对应所述标志的长度；批量地处理DMA任务；根据每个DMA任务的顺序，检查对应的目标数据缓存区的末尾标志，如与末尾标志一致则判断，当前目标数据缓存区对应的DMA任务已经完成，如不一致则反复读取末尾标志，直至一致则判断当前目标数据缓存区对应的DMA任务已经完成。本发明提供了实现流水线化的操作方法。
一种直接内存访问驱动系统实现流水操作方法

[发明专利]一种GCM-AES处理方法和装置-CN202310725690.6有效
发明人：蒋晓维 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-19 - 公布日： 2023-09-22 - 主分类号： H04L9/06 文献下载
摘要：本发明提供GCM‑AES处理方法，包括：分割文本以形成复数个文本块；读取当前文本块；分割成文本分组；生成对应当前文本块的第一哈希值；形成与文本分组一一对应的加解密分组；提供与文本分组一一对应的附加消息分组；利用第一哈希值组顺序生成第二哈希值，第一、第二哈希值数量之和与文本分组数量相等，并使第一、第二哈希值与加解密分组一一对应；利用附加消息分组，第一哈希值，及与第一哈希值对应的第二哈希值并行的对加解密分组生成附加消息验证码，读取下一个文本块作为当前文本块，以及同步的执行从分割成文本分组开始的步骤，直至所有的文本块处理完毕。本发明还包括对应处理方法的系统。本发明提供了一种应对高吞吐数据处理场景下的GCM‑AES处理方法和系统。
一种 gcm aes 处理方法装置

[发明专利]一种基于Qemu虚拟环境的PCIe Switch模拟器的实现方法和装置-CN202310778942.1有效
发明人：王可恩 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-29 - 公布日： 2023-09-22 - 主分类号： G06F13/40 文献下载
摘要：本发明提供一种基于Qemu虚拟环境的PCIe Switch模拟器的实现方法和装置，Qemu虚拟环境模拟一具有PCIe总线的计算机系统，其特征在于，所述方法提供一PCIe Switch模拟器，PCIe Switch模拟器提供：一上行接口，用以连接PCIe的根复合体；复数个下行接口，用以对应连接复数个PCIe设备；一第一拦截单元，用于拦截并代理系统自上行接口对复数个PCIe设备的访问；一第二拦截单元，用以拦截并代理复数个PCIe设备向系统转发的配置请求或中断信息。本发明有利于扩展虚拟PCIe设备，尤其是在其他独立程序中扩展设备，还有助于降低Qemu硬件资源需求，且便于业务平台进行设备管理、热插拔、迁移和性能监控等。
一种基于 qemu 虚拟环境 pcie switch 模拟器实现方法装置

[发明专利]一种PCIe Switch仿真器的实现方法-CN202310779127.7有效
发明人：王可恩 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-29 - 公布日： 2023-09-01 - 主分类号： G06F13/10 文献下载
摘要：本发明提供一种PCIe Switch仿真器的实现方法，所述方法提供一仿真单元，所述仿真单元提供：复数个下行接口，用以对应连接复数个虚拟PCIe设备；配置空间读写单元，用以根据一被拦截的系统配置空间读写指令，读写对应的所述虚拟PCIe设备的配置空间；基址寄存器读写单元，用以根据一被拦截的系统读写指令的访问地址检索基址寄存器信息。本发明可以有利于扩展虚拟PCIe设备；能够独立进行设备管理与监控，不依赖操作系统和虚拟化平台；其他业务系统可以通过仿真器实时管理监控设备。
一种 pcie switch 仿真器实现方法

[发明专利]PCIe设备的片上空间的优化方法及设备-CN202310672456.1在审
发明人：蒋晓维 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-08 - 公布日： 2023-08-22 - 主分类号： G06F13/42 文献下载
摘要：本发明提供一种PCIe设备的片上空间的优化方法，提供至少一个物理功能模块；提供至少一个基于至少一个所述物理功能模块创建的虚拟功能模块，每个所述虚拟功能模块包括配置信息，所述配置信息包括共享的第一类信息，及独占的第二类信息；提供数量与所述物理功能模块数量对应的第一储存单元，用于储存所述第一类信息；提供数量与所述虚拟功能模块数量对应的第二储存单元，用于储存所述第二类信息。本发明还提供一种相关的PCIe设备。本发明的方法和设备可以解决PCIe设备的片上空间占用问题的技术方案，特别是有效解决PCIe设备配置空间的片上空间占用问题。
pcie 设备空间优化方法

[发明专利]一种基于PSP协议的SA信息协商和加密方法-CN202310672431.1在审
发明人：蒋晓维;张晓昱 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-08 - 公布日： 2023-08-11 - 主分类号： H04L9/08 文献下载
摘要：本发明涉及一种基于PSP协议的SA信息协商和加密方法，所述方法通过在发送端PSP协议代理与接收端PSP协议代理之间建立连接通道后通过所述连接通道直接协商，将协商的密钥直接写入本地存储器和片上存储器，然后利用生成的密钥和创建的连接通道进行报文的发送加密和接收解密，还制定了SA密钥轮转方法，防止重放攻击；从而在virtio_net等不支持PSP协议SA直接下发的网卡描述符下，以及存在OVS做overlay网络的情况下，实现了对PSP协议的支持。
一种基于 psp 协议 sa 信息协商加密方法

[发明专利]一种CPLD芯片固件升级方法-CN202310854786.2在审
发明人：金鑫 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-07-13 - 公布日： 2023-08-11 - 主分类号： G06F8/65 文献下载
摘要：本发明提供一种CPLD芯片固件升级方法，应用于支持不同的至少两种CPLD芯片的固件升级，包括如下步骤：提供对应至少两种所述CPLD芯片的至少两个固件升级文件；合并至少两个所述固件升级文件得到升级文件包，并于所述升级文件包中对应每个所述固件升级文件开始的位置分别添加对应的标识信息，以标识每个所述固件升级文件的信息及储存位置；对CPLD芯片进行固件升级时，根据所述CPLD芯片的种类查找所述升级文件包中对应的所述标识信息，并根据所述标识信息获取对应的固件升级文件，以对所述CPLD芯片进行固件升级。本发明针对现有技术中的CPLD固件升级包管理比较繁琐和/或用户体验较差的问题提供了一种优化方法。
一种 cpld 芯片升级方法

[发明专利]一种基于FPGA实现MCTP协议的方法-CN202310789156.1在审
发明人：金鑫 -专利权人： 北京大禹智芯科技有限公司
申请日： 2023-06-30 - 公布日： 2023-08-01 - 主分类号： G06F13/42 文献下载
摘要：本发明属于计算机技术领域，公开了一种基于FPGA实现MCTP协议的方法：运行于FPGA芯片上，于FPGA芯片上模拟计算机硬件环境，于计算机硬件环境上运行实时操作系统；提供一MCTP协议栈，使MCTP协议栈运行于实时操作系统中，解析和/或形成MCTP报文；提供一MCTP控制单元，运行于实时操作系统中，根据MCTP协议栈中的协议控制MCTP报文收发；提供一共享储存单元，于MCTP控制单元的控制下缓存需要发送的信息；提供一硬件通讯接口，于MCTP控制单元的控制下提供收发MCTP报文的硬件通路。本发明解决了代码可移植性较差、支持新功能特性时，开发效率低和出现故障时，定位分析手段较少的问题。
一种基于 fpga 实现 mctp 协议方法

[发明专利]多处理器主板的初始化方法和装置-CN202211219671.8有效
发明人：金鑫;王伟;王昕溥;李爽 -专利权人： 北京大禹智芯科技有限公司
申请日： 2022-10-08 - 公布日： 2022-12-30 - 主分类号： G06F9/4401 文献下载
摘要：本申请提供一种多处理器主板的初始化方法与装置，属于计算机技术领域，所述多处理器主板包括一个主处理单元和至少一个从处理单元，主处理单元和从处理单元均包括处理器和对应的外围器件，主处理器和从处理器型号相同，所述方法包括：在主板上电启动的情况下从CPLD的寄存器中获取各处理单元的软硬件配置指示信息，基于各处理单元的软硬件配置指示信息确定各处理单元的软硬件配置信息，基于BIOS固件和各处理单元的软硬件配置信息确定各处理单元的初始化参数，基于各处理单元的初始化参数同时对主处理单元和各从处理器进行初始化，在主处理单元初始化完成时，对各从处理单元中的外围器件进行初始化，能避免初始化过程中的同步错误问题。
处理器主板初始化方法装置

[发明专利]P4控制分支语句的性能优化方法和装置-CN202211205104.7有效
发明人：刘敏;王伟;李爽;王昕溥 -专利权人： 北京大禹智芯科技有限公司
申请日： 2022-09-30 - 公布日： 2022-12-20 - 主分类号： G06F8/41 文献下载
摘要：本发明提供一种P4控制分支语句的性能优化方法和装置，其中方法包括：将条件判断语句中的匹配动作表以及执行分支中的匹配动作表对应的apply函数分解为字段匹配操作和网络动作执行操作，并判断条件判断语句中的匹配动作表与执行分支中的匹配动作表是否存在字段读取冲突；若条件判断语句中的匹配动作表与执行分支中的匹配动作表不存在字段读取冲突，则将条件判断语句中的匹配动作表对应的字段匹配操作与执行分支中的匹配动作表对应的字段匹配操作前移至条件判断语句之前，并对条件判断语句和执行分支进行更新；对改变执行顺序后的P4控制分支语句进行后续编译。本发明提升了P4控制分支语句的性能，且可适用于各类网络应用场景。
p4 控制分支语句性能优化方法装置

1
2
下一页»
尾页
共 20 条