“什里卡·巴加斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]具有用于线接合的局部化空腔的堆叠式半导体封装及其制造方法-CN200910151524.X有效
发明人：赫姆·塔基阿尔;什里卡·巴加斯;奇门·于;廖智清 -专利权人：桑迪士克股份有限公司
申请日： 2009-06-30 - 公布日： 2010-01-06 - 主分类号： H01L21/50 文献下载
摘要：本发明揭示一种制造半导体裸片及低轮廓半导体封装的方法。所述半导体封装可包含安装到衬底的至少第一及第二堆叠式半导体裸片。可将所述第一及/或第二半导体裸片制造为具有沿所述半导体裸片的侧边缘穿过所述半导体裸片的底表面的若干局部化空腔。侧中的所述一个或一个以上局部化空腔占据少于整个侧。因此，所述局部化空腔允许半导体裸片的低高度堆叠同时为每一裸片提供高程度的结构完整性，以防止所述裸片边缘在制造期间破裂或断裂。
具有用于接合局部空腔堆叠半导体封装及其制造方法

[发明专利]制造快闪存储器卡的方法-CN200680044334.2有效
发明人：赫姆·塔克亚尔;什里卡·巴加斯;邱锦泰 -专利权人：桑迪士克股份有限公司
申请日： 2006-11-01 - 公布日： 2009-01-07 - 主分类号： H01L21/56 文献下载
摘要：本发明揭示一种用于通过从集成电路的面板冲孔及切割封装的工艺来形成半导体封装的方法。在用于将所述封装囊封到模制化合物中的囊封工艺期间，可使所述面板的部分没有模制化合物。随后可从所述面板冲孔所述面板的没有模制化合物的部分。这些经冲孔的区域可在成品半导体封装的外部边缘中界定斜面、凹口或各种其它曲线、直线或不规则的形状。在将所述面板冲孔之后，可将所述集成电路单个化。通过从所述面板冲孔区域，且然后沿笔直边缘进行切割，本发明揭示一种用于获得各种所需形状的成品半导体封装的简单、有效且具成本效率的方法。
制造闪存储器卡方法

[发明专利]用于表面安装式组件的无垫衬底-CN200680042873.2无效
发明人：廖智清;肯·简明·王;陈汉孝;邱锦泰;杰克·昌·钱;什里卡·巴加斯;奇门·于;赫姆·塔基阿尔 -专利权人：桑迪士克股份有限公司
申请日： 2006-11-13 - 公布日： 2008-12-17 - 主分类号： H05K1/11 文献下载
摘要：本发明揭示一种具有低轮廓(low profile)的半导体封装。在实施例中，可将表面安装式组件直接安装到半导体封装衬底的核心，以使得所述组件与所述衬底核心之间无导电层、镀敷层或焊料膏。所述表面安装式组件可以是可根据SMT工艺表面安装到衬底上的任何类型的组件，举例来说包括无源组件及各种经封装的半导体。
用于表面安装组件垫衬

[发明专利]减少包覆模制IC封装中的翘曲的方法-CN200680023617.9有效
发明人：赫姆·塔基阿尔;什里卡·巴加斯;肯·简明·王 -专利权人：桑迪士克股份有限公司
申请日： 2006-06-28 - 公布日： 2008-08-06 - 主分类号： H01L23/498 文献下载
摘要：本发明揭示一种在用于半导体封装的衬底的表面上的虚设电路图案，所述虚设电路图案包含具有一长度的直线段，所述长度经控制以便在所述线段内不产生高于所需应力的应力。所述虚设电路图案可由线形成，或者由邻接或间隔的例如六角形的多边形形成。所述虚设电路图案的若干部分还可形成为具有随机选择的定向、大小和位置。
减少包覆模制 ic 封装中的方法

[发明专利]具有堆叠的集成电路的集成电路封装及其方法-CN200680026976.X无效
发明人：赫姆·P·塔基阿尔;什里卡·巴加斯;肯·简明·王 -专利权人：桑迪士克股份有限公司
申请日： 2006-05-23 - 公布日： 2008-07-23 - 主分类号： H01L25/065 文献下载
摘要：本发明揭示用于在集成电路封装内堆叠集成电路电路小片的改进的技术。这些改进的技术实现集成电路封装内集成电路电路小片的较大堆叠密度。另外，所述改进的堆叠技术允许使用常规接合技术将各个集成电路电路小片彼此电连接或将其电连接到衬底。这些改进的方法尤其可用于在集成电路封装内堆叠相同尺寸(且通常相同功能)的集成电路电路小片。此类集成电路封装的一个实例是非易失性存储器集成电路封装，其包含设置成堆叠形式的多个相似尺寸的存储器存储集成电路电路小片。
具有堆叠集成电路封装及其方法

1
共 5 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top