“乌里希·莫尔曼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]控制具有温度补偿的数字控制振荡器的频率的系统和方法-CN202310264691.5在审
发明人： 乌里希·莫尔曼;斯特芬·罗得;拉尔夫·杰罗·皮拉斯基 -专利权人：恩智浦有限公司
申请日： 2023-03-14 - 公布日： 2023-09-19 - 主分类号： H03B5/04 文献下载
摘要：一种用于具有温度补偿的数字控制振荡器的控制系统，包括：回路检测器，其提供误差值；滤波器电路，其将较低分辨率数字值提供到所述DCO，从而以在较低分辨率范围内的频率产生输出振荡信号；跟踪电路，其在确定所述较低分辨率数字值时将跟踪数字值保持在距跟踪范围的中心的跟踪偏移处，并且接着通过调整所述跟踪数字值来在较高分辨率范围内调节所述频率；温度补偿电路，其执行温度补偿步骤以将所述跟踪数字值维持在所述预定跟踪范围内的第一阈值与第二阈值之间；以及控制器，其被配置成在标准操作模式期间将所述第一阈值和所述第二阈值设置在所述跟踪偏移附近的窄范围内，并且在临界操作模式期间在宽范围内调整一个或两个阈值。
控制具有温度补偿数字控制振荡器频率系统方法

[发明专利]反馈系统监测-CN202111518697.8在审
发明人： 乌里希·莫尔曼;简-彼得·斯考特;蒂姆·劳伯 -专利权人：恩智浦有限公司
申请日： 2021-12-09 - 公布日： 2022-06-14 - 主分类号： G01R31/28 文献下载
摘要：本公开涉及例如锁相环等反馈系统的监测。公开一种系统，其包括：反馈电路(100)；以及监测模块(190)。所述监测模块(190)被配置成：i)接收描述所述反馈电路在第一时间的状态的至少一个状态变量的实际值；ii)使用所述反馈电路的模型根据在所述第一时间的所述实际值来确定所述至少一个状态变量在第二时间的预测未来值；ⅲ)接收所述至少一个状态变量在所述第二时间的实际值；iv)将所述至少一个状态变量在所述第二时间的所述预测未来值与所述至少一个状态变量在所述第二时间的所述实际值进行比较；以及v)依据步骤iv)的结果，确定所述反馈电路是否具有故障条件。
反馈系统监测

[发明专利]数字锁相环-CN201611164189.3有效
发明人： 乌里希·莫尔曼 -专利权人：恩智浦有限公司
申请日： 2016-12-15 - 公布日： 2022-05-31 - 主分类号： H03L7/085 文献下载
摘要：本公开描述了一种用于跟踪可变频率输入信号的全数字锁相环系统和操作方法。所述ADPLL系统包括数字锁相环和数控振荡器的模型，所述数字锁相环包括所述数控振荡器。所述模型将所述数控振荡器的性质表示为频率的函数，并且具有被布置成接收指示当前目标频率的信号的模型输入端。所述模型被配置成输出至少一个控制信号以将所述数控振荡器的频率控制在更接近于当前目标频率。所述数字锁相环被配置成控制所述数控振荡器以减小所述数控振荡器的频率与所述当前目标频率之间的任何差异，所述任何差异由所述数控振荡器的所述模型与所述数控振荡器之间的任何偏差产生。
数字锁相环

[发明专利]具有锁定检测器的锁相环路-CN201610304876.4有效
发明人： 乌里希·莫尔曼 -专利权人：恩智浦有限公司
申请日： 2016-05-10 - 公布日： 2021-06-08 - 主分类号： H03L7/085 文献下载
摘要：公开一种锁相环路，锁相环路包括：相位检测器、环路滤波器和频率控制振荡器。相位检测器确定参考信号与反馈信号之间的相位差。环路滤波器对自相位差推导出的信号执行滤波操作并提供控制信号。频率控制振荡器接收控制信号，并提供具有根据控制信号变化的频率的输出信号。锁相环路还包括锁定检测器包括：锁相检测器，锁相检测器从所述锁相环路接收第一信号，并自第一信号推导出锁相信号，锁相信号指示锁相环路是否呈锁相状态；锁频检测器，从锁相环路接收第二信号，并自第二信号推导出锁频信号，锁频信号指示锁相环路是否呈锁频状态。提供一种解锁检测器，解锁检测器确定在预定周期期间第一信号是否已经改变了预定量。
具有锁定检测器环路

[发明专利]具有锁频环的全数字锁相环（ADPLL）-CN202010545243.9在审
发明人： 乌里希·莫尔曼;安德里亚斯·J·科尔曼;克里斯蒂安·舒纳 -专利权人：恩智浦有限公司
申请日： 2020-06-15 - 公布日： 2020-12-25 - 主分类号： H03L7/06 文献下载
摘要：一种硬件装置包括：锁频环(FLL)，其包括相位环路滤波器；以及锁相环(PLL)，诸如全数字PLL(ADPLL)，其包括频率环路滤波器。当所述装置操作控制器时，所述控制器向所述FLL提供第一控制信号并且向所述PLL提供第二控制信号。所述装置还可以包括数字控制振荡器(DCO)以及所述FLL和所述PLL中的一个或多个的一部分。所述FLL和所述PLL分别包括第一滤波器和第二滤波器。所述滤波器耦合到所述DCO。时间‑数字转换器(TDC)和分频器从所述DCO接收输入。所述控制器与所述第一滤波器、所述TDC和所述分频器形成第一环路，并且所述控制器与所述第二滤波器、所述TDC和所述分频器形成第二环路。
具有锁频环数字锁相环 adpll

[发明专利]使用伪随机噪声对锁相环进行自测试-CN201910653455.6在审
发明人：简-彼得·斯考特;乌里希·莫尔曼 -专利权人：恩智浦有限公司
申请日： 2019-07-18 - 公布日： 2020-01-31 - 主分类号： H03L7/093 文献下载
摘要：一种设备包括信号控制电路系统、锁相环(PLL)和相关性电路。所述信号控制电路系统提供承载伪随机相位噪声且如从应用时钟信号和伪随机噪声导出的参考时钟信号。所述PLL响应于承载所述伪随机相位噪声的所述参考时钟信号而提供与所述参考时钟信号的相位相关的输出信号。所述相关性电路通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且作为响应通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。
参考时钟信号信号控制电路伪随机相位伪随机噪声交叉相关输出信号噪声电路承载应用时钟信号相位检测器系统提供相位相关性能水平响应锁相环自测试导出评估

[发明专利]具有锁定/解锁检测器的锁相回路-CN201710416144.9在审
发明人： 乌里希·莫尔曼 -专利权人：恩智浦有限公司
申请日： 2017-06-05 - 公布日： 2017-12-29 - 主分类号： H03L7/095 文献下载
摘要：本发明公开一种锁相回路(100)，所述锁相回路(100)包括相位检测器(104)、回路滤波器(108)、频率控制器振荡器(109)和锁定检测器(150)。所述相位检测器(104)可在继电器式模式下操作以提供指示在参考信号与反馈信号之间是否存在正或负相位差的二进制相位误差信号所述回路滤波器(108)被配置成提供从所述二进制相位误差信号导出的控制信号(TR)。所述频率控制振荡器(109)被配置成接收所述控制信号(TR)且提供具有根据所述控制信号(TR)而变化的频率的输出信号(127)。所述锁定/解锁检测器(150)被配置成确定所述锁相回路(100)的锁定/解锁状态，所述锁定/解锁状态是从所述二进制相位误差信号的占空比和/或频谱含量导出。
具有锁定解锁检测器回路

[发明专利]具有减少的建立时间的全数字锁相环(ADPLL)-CN201510401857.9在审
发明人： 乌里希·莫尔曼 -专利权人：恩智浦有限公司
申请日： 2015-07-09 - 公布日： 2016-05-25 - 主分类号： H03L7/08 文献下载
摘要：对于锁相环(ADPLL)的建立时间可能减少或去除。振荡器模型提供合适的设定，使用该设定以补偿频率响应和相位响应。硬件设备可能包括数字控制振荡器(DCO)；具有处理器的DCO模型设备，其中处理器被配置为通过基于DCO的运行参数查找频率计算用于DCO的频率，将所计算的频率与所测量的频率相比较，并且基于该比较补偿ADPLL以减少建立时间。
具有减少建立时间数字锁相环 adpll

[发明专利]电路布置、具体是锁相环、及其相应方法-CN200680012887.X无效
发明人： 乌里希·莫尔曼;蒂莫·吉赛尔曼;埃德温·舍佩恩登克;弗兰克·勃兰特;伦德特·阿尔贝图斯·迪克·范登布罗埃克 -专利权人： NXP股份有限公司
申请日： 2006-04-13 - 公布日： 2008-04-09 - 主分类号： H03L7/099 文献下载
摘要：为了进一步开发一种具体是用于亚时钟或亚像素精度的相位测量和相位产生的锁相环的电路布置(100)以及相应方法，以便在时间至数字转换器之后不提供时钟倍频器锁相环，以及在数字斜坡振荡器或离散时间振荡器与数字至时间转换器之间不提供模拟延迟线和信号除法器单元，其中在数字环境中易受到噪声和接地反弹影响的模拟电路更少，提出了如下布置：至少一个相位测量单元(10)；被提供有相位检测器单元(30)的至少一个输出信号(deltaphi)的至少一个环路滤波器单元(40；40’)；被提供有环路滤波器单元(40；40’)的至少一个输出信号的至少一个数字斜坡振荡器单元或离散时间振荡器单元(50；50’)，其中所述至少一个输出信号具体是至少一个递增量(inc)，将数字斜坡振荡器单元或离散时间振荡器单元(50；50’)的至少一个寄存器单元(54；54’)的状态信号(dtostatus)作为输入信号反馈至相位检测器单元(30)；以及至少一个数字至时间转换器单元(60，62；60’，62’)，被提供有数字斜坡振荡器单元或离散时间振荡器单元(50；50’)的至少一个输出信号(dtoco)，并产生至少一个输出信号(ho1，ho2)。
电路布置具体是锁相环及其相应方法

1
共 9 条