|
钻瓜专利网为您找到相关结果 15个,建议您 升级VIP下载更多相关专利
- [发明专利]振荡电路及存储器-CN202111641263.7在审
-
陈斌;孙英
-
中天弘宇集成电路有限责任公司
-
2021-12-29
-
2022-04-22
-
G11C7/22
- 本发明提供一种振荡电路及存储器,包括:基准电流产生模块,产生与电源电压无关的基准电流;基准电压产生模块,产生与电源电压线性相关的基准电压;充放电模块,基于基准电流及基准电压对两条相同的充放电通路进行充放电,其中,两条充放电通路的充放电状态相反,且放电时间与电源电压无关;反馈模块,基于充放电模块的输出信号产生充放电模块的充放电控制信号;时钟输出模块,基于充放电控制信号产生时钟信号。本发明的振荡电路可生成低功耗、与电源电压无关、频率稳定可调且占空比50%的时钟信号,应用范围广;在NOR FLASH存储器中,可为NOR FLASH存储器的高压产生模块提供高质量的时钟信号,提高存储器的工作性能。
- 振荡电路存储器
- [发明专利]脉冲信号产生电路及存储器-CN202111492389.2在审
-
沈一鹤;黄秋钰;孙英
-
中天弘宇集成电路有限责任公司
-
2021-12-08
-
2022-04-22
-
G11C7/22
- 本发明提供一种脉冲信号产生电路及存储器,包括:第一PMOS管的源极连接电源电压,栅极连接时钟信号的反信号,漏极与第一NMOS管的漏极连接;第一NMOS管的栅极连接第一复位信号的反信号,源极接地;锁存单元的输入端连接第一PMOS管的漏极,输出端触发信号,当时钟信号为高电平时对第一PMOS管漏极的信号进行锁存;第一脉冲信号产生模块,当触发信号为低电平时将第一复位信号设置为高电平,当触发信号为高电平时对第一复位信号缓慢放电,基于两者的与运算得到第一脉冲信号。本发明的脉冲信号不受外部时钟频率影响,稳定性高,且可使NOR FLASH数据读取工作在更宽的频率范围内。
- 脉冲信号产生电路存储器
- [发明专利]存储器的编程方法-CN202111160401.X在审
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2021-09-30
-
2022-01-11
-
G11C16/10
- 本发明提供一种存储器的编程方法,包括:提供一具有浮栅的存储结构,将存储结构的源极接地;在漏极及衬底分别施加电压,形成电场,产生电子空穴对,形成一次电子,其中,施加于衬底的电压小于施加于漏极的电压;在预定时间内,空穴在电场作用下向下做加速度运动并撞击存储结构中的衬底,产生二次电子;在栅极及衬底分别施加电压,施加于衬底的电压小于施加于栅极的电压,使二次电子在垂直方向电场作用下形成三次电子注入浮栅中,完成编程操作。本发明通过编程电压操作方式的改进优化,形成三次电子激发进行编程,可以提高编程效率,降低功耗,编程读取电流大,对隧穿氧化层损伤小。
- 存储器编程方法
- [发明专利]NAND闪存编程方法-CN202010955900.7有效
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2020-09-11
-
2021-09-17
-
G11C16/20
- 本发明提供一种NAND闪存编程方法,包括:提供一NAND闪存阵列,将待编程的存储单元初始化;于待编程的存储单元的漏极上施加漏极电压,将待编程的存储单元的源极浮空;于待编程的存储单元的栅极上施加编程电压,保持第一时间段后将待编程的存储单元的各端电压泄放,完成编程;其中,待编程的存储单元的漏极及衬底的电压差不小于4V,第一时间段不大于100μs,编程电压不大于10V。本发明的NAND闪存编程方法初始化后,施加漏极电压并对源极做浮空处理,然后施加编程电压完成编程,编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压,且编程时间短,可有效提高存储单元的使用寿命及编程效率,同时降低功耗。
- nand闪存编程方法
- [发明专利]行译码电路及存储器-CN202110669338.6有效
-
聂虹;朱泽宇;赵岳;孙英
-
中天弘宇集成电路有限责任公司
-
2021-06-17
-
2021-09-03
-
G11C16/08
- 本发明提供一种行译码电路及存储器,包括:第一地址译码模块,得到字线逻辑信号;字线预译码模块,译码得到字线预译码信号及第一开关信号;第二地址译码模块,得到第一及第二选择信号;第三地址译码模块,得到第三选择信号;第一电平转换模块,对第一选择信号电平转换得到第一及第二控制信号;第二电平转换模块,对第二选择信号电平转换得到第三及第四控制信号;第三电平转换模块,对第三选择信号电平转换得到第五控制信号;字线切换开关信号产生模块,基于各控制信号产生第二开关信号;字线切换模块,基于第一及第二开关信号产生字线信号。本发明可以有效地减少行译码电路中电平转换电路的数量,从而大大减小了行译码电路所占的面积。
- 译码电路存储器
- [发明专利]3D NAND闪存编程方法-CN202011050195.2有效
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2020-09-29
-
2021-09-03
-
G11C16/10
- 本发明提供一种3D NAND闪存编程方法,包括:S1)提供3D NAND闪存阵列,清除残余电荷;S2)选通上部子存储模块所在位线;S3)于待编程的存储单元的漏极上施加漏极电压,并将源极浮空;S4)于待编程的存储单元的栅极上施加编程电压,完成编程;S5)完成上部子存储模块的编程后,在上部子存储模块保持编程状态的情况下,选通下部子存储模块所在位线重复步骤S3)及步骤S4)以实现对下部子存储模块的编程。本发明的3D NAND闪存编程方法基于三次电子碰撞原理完成编程,编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压,且编程时间短,可有效降低功耗并避免相邻存储单元之间的干扰,提高编程效率。
- nand闪存编程方法
- [发明专利]NOR闪存电路及数据写入方法-CN202010986623.6有效
-
聂虹;赵岳
-
中天弘宇集成电路有限责任公司
-
2020-09-18
-
2021-08-17
-
G11C16/08
- 本发明提供一种NOR闪存电路及数据写入、读取、擦除方法,包括:NOR存储阵列,源端电压选择单元,阱电压选择单元,字线选通单元,位线选通单元,数据读出单元及模拟电压产生单元。数据写入时将源极浮空,阱电极接地;待写入数据的存储单元所在位线施加第一正向电压、字线施加第二正向电压。数据读取时将源极接地,阱电极接地;待读取数据的存储单元的字线施加第三正向电压、位线选通并输出数据。数据擦除时源极及阱电极接第五正向电压;待擦除数据的存储单元所在位线浮空、字线施加负向电压。本发明通过操作步骤的改进优化,可降低存储单元的有效沟道长度,进而缩减存储器面积,同时提高效率、降低功耗。
- nor闪存电路数据写入方法
- [发明专利]电荷捕获型快闪存储器的编程方法-CN202011131877.6有效
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2020-10-21
-
2021-08-17
-
G11C16/04
- 本发明提供一种电荷捕获型快闪存储器的编程方法,包括:开启电荷捕获型存储器件的沟道,在源极与漏极之间形成横向电场,以产生从源极流向漏极的一次电子;经过预设时间,一次电子撞击漏极并产生空穴;在漏极及衬底上施加电压,空穴在电场的作用下向下做加速度运动并撞击衬底,产生二次电子;在栅极及衬底上施加电压,形成垂直电场,二次电子在垂直电场的作用下形成三次电子并注入电荷捕获型存储器件的绝缘存储介质层,完成编程操作。本发明在编程过程中,利用横向电场及垂直电场形成三次电子,可有效提高电荷捕获型存储器件的读写电流,减小功耗,提高器件可靠性;结合电荷捕获型存储器件的低成本优点,具有广阔的市场前景。
- 电荷捕获闪存编程方法
- [发明专利]B4快闪存储器的编程方法-CN202011269500.7有效
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2020-11-13
-
2021-07-23
-
G11C16/04
- 本发明提供一种B4快闪存储器的编程方法,包括:将P型沟道闪存器件的源极浮空;在P型沟道闪存器件的栅极、漏极及衬底分别施加电压,空穴注入衬底,电子聚集在漏极形成一次电子;在漏极和衬底分别施加电压,漏极和衬底之间形成电场,空穴在电场作用下向下做加速度运动并撞击P型沟道闪存器件中的衬底,产生二次电子;在P型沟道闪存器件的栅极及衬底分别施加电压,使二次电子在垂直方向电场作用下形成三次电子并与一次电子叠加注入浮栅中,完成编程操作。本发明通过编程电压操作方式的改进优化,形成三次电子激发及带间隧穿两种方式的累加进行编程,可以有效提高编程效率;同时能避免本体贯通效应,为闪存进一步微缩创造条件。
- b4闪存编程方法
- [发明专利]快闪存储器的编程方法-CN202010954474.5有效
-
聂虹;陈精纬
-
中天弘宇集成电路有限责任公司
-
2020-09-11
-
2021-06-18
-
G11C11/34
- 本发明提供一种快闪存储器的编程方法,包括:提供一具有浮栅的闪存结构,将闪存结构的源极浮空;在漏极及衬底分别施加电压,形成电场,产生电子空穴对,形成一次电子,其中,施加于衬底的电压小于施加于漏极的电压;在预设时间内,空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底,产生二次电子;在栅极及衬底分别施加电压,施加于衬底的电压小于施加于栅极的电压,使二次电子在垂直方向电场作用下形成三次电子注入浮栅中,完成编程操作。本发明通过编程电压操作方式的改进优化,形成三次电子激发进行编程,可以提高编程效率,降低功耗,编程读取电流大,对隧穿氧化层损伤小;同时能避免本体贯通效应,为闪存进一步微缩创造条件。
- 闪存编程方法
- [实用新型]负压端口静电防护电路-CN202021742990.3有效
-
聂虹;孙英;苏香
-
中天弘宇集成电路有限责任公司
-
2020-08-19
-
2021-02-26
-
H01L27/02
- 本实用新型提供一种负压端口静电防护电路,包括:PMOS管,NMOS管及电阻;所述PMOS管的源极、栅极及衬底连接电源电压,所述PMOS管的漏极连接所述NMOS管的源极并连接至芯片的负压输入端;所述NMOS管的源极、栅极及P阱电极连接在一起,所述NMOS管的漏极及深阱区电极接参考地;所述电阻的一端连接所述PMOS管的漏极及所述NMOS管的源极,另一端连接内部电路。本实用新型的负压端口静电防护电路在输入负压时对人体或机器瞬间接触产生的大电压或大电流进行泄放从而有效保护内部电路,同时通过限流进一步减小对内部电路的损坏。
- 端口静电防护电路
- [发明专利]建模方法-CN202011013291.X有效
-
聂虹;吴克;苏香
-
中天弘宇集成电路有限责任公司
-
2020-09-24
-
2021-01-01
-
G06F30/39
- 本发明提供一种建模方法,包括:S1)设计具有源极、漏极、栅极的测试结构,并对测试结构进行测试,得到测试数据;S2)根据所述测试数据提取模型参数;S3)基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证,验证合格则建立模型文件并执行步骤S4),验证不合格则返回步骤S2)调整模型参数,直至验证合格;S4)对所述模型文件进行质量保证检查,若检查合格则建模完成,若检查不合格则返回步骤S2)调整模型参数,直至检查合格。本发明在提取模型参数后进行物理合理性验证,能快速检验模型参数是否错误并及时有效的调整模型参数,比传统建模流程更高效和找准问题所在点,可大大加快项目的进度,节约研发成本。
- 建模方法
|