专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果353个,建议您升级VIP下载更多相关专利
  • [发明专利]保护电路-CN202210286538.8在审
  • 李建兴;周业宁;林志轩;林昌民;邱华琦 - 世界先进积体电路股份有限公司
  • 2022-03-23 - 2023-10-03 - H02H9/02
  • 一种保护电路。保护电路耦接一焊垫且包括一触发电路以及一放电电路。触发电路包括串联耦接于焊垫与一接地端之间且具有一第一导电类型的一第一晶体管与一第二晶体管。触发电路检测在焊垫上是否发生一瞬变事件。放电电路耦接于焊垫与接地端之间,且受控于触发电路。当在焊垫上发生瞬变事件时,触发电路产生一触发电压以触发放电电路提供介于焊垫与接地端之间的一放电路径。
  • 保护电路
  • [发明专利]半导体结构-CN202210276489.X在审
  • 廖显峰;李建兴;庄介尧;张廷瑜;周业宁;黄绍璋;陈侃昇;郑乃伦;许静宜;吴祐承 - 世界先进积体电路股份有限公司
  • 2022-03-21 - 2023-09-29 - H01L23/60
  • 本发明提供一种半导体结构。所述半导体结构包括至少一第一井区设置在一半导体基底中,并具有一第一导电类型。一晶体管的至少一栅极设置在所述第一井区上方且沿一第一方向延伸。至少一第二井区和至少一第三井区设置在所述第一井区的相对两侧且沿所述第一方向延伸。所述第二井区与所述第三井区具有一第二导电类型,而所述第二导电类型与所述第一导电类型互补。一第一屏蔽结构设置于所述栅极的至少一端且于一垂直投影方向上与所述第一井区部分重叠。所述第一屏蔽结构分离于所述栅极的所述端。一块体环设置在所述半导体基底中,且围绕所述栅极、所述第二井区、所述第三井区与所述第一屏蔽结构。
  • 半导体结构
  • [发明专利]半导体结构及其制造方法-CN201810728564.5有效
  • 廖志成;马洛宜·库马;李家豪;周仲德;梁雅涵 - 世界先进积体电路股份有限公司
  • 2018-07-05 - 2023-09-26 - H01L21/336
  • 本发明实施例提供一种半导体结构及其制造方法,其中,该制造方法包括:提供基板,注入基板以形成高压阱,具有第一导电类型,形成一对漏极飘移区于高压阱中,其中漏极飘移区位于基板的前侧,且漏极飘移区具有与第一导电类型相反的第二导电类型;及形成栅极电极嵌入高压阱中,其中栅极电极位于漏极飘移区之间,且与漏极飘移区横向相隔。本发明实施例提供一种高压器件,其栅极电极嵌入基板中。嵌入栅极使高压器件缩小,以降低导通电阻,而不影响击穿电压及阈值电压。嵌入栅极与现有的制造工艺相容,适用于各种高压器件例如双扩散金属氧化物半导体、横向扩散金属氧化物半导体、及延伸扩散金属氧化物半导体。
  • 半导体结构及其制造方法
  • [发明专利]半导体元件及其形成方法-CN202210202934.8在审
  • 赛沙瓦尔·伊玛目;李家豪 - 世界先进积体电路股份有限公司
  • 2022-03-02 - 2023-09-12 - H01L29/78
  • 一种半导体元件及其形成方法,其中该半导体元件包括具有第一导电类型的衬底、设置于衬底上的外延层、设置于外延层中的掺杂区、以及设置穿过掺杂区并延伸进入外延层中的栅极电极。外延层具有第一导电类型,而掺杂区具有第二导电类型,第二导电类型不同于第一导电类型。栅极电极包括具有第一尺寸的第一结构和于第一结构之上的第二结构。第二结构包括主体部和于主体部之下的凸出部,其中主体部具有第二尺寸,第二尺寸大于第一尺寸,而凸出部具有第一尺寸。
  • 半导体元件及其形成方法
  • [发明专利]半导体装置及其制造方法-CN201810567981.6有效
  • 林文新;曾富群;林鑫成;胡钰豪;吴政璁 - 世界先进积体电路股份有限公司
  • 2018-06-05 - 2023-08-18 - H01L29/772
  • 本发明提出一种半导体装置及其制造方法,该半导体装置包括一基底、阱、一第一掺杂区、一第二掺杂区、一漏极区、一源极区以及一栅极区。基底具有一第一导电型。阱设置于基底之中,并具有一第二导电型。第一掺杂区设置于阱之中,并具有第一导电型。第二掺杂区设置于阱之中,并具有第一导电型。第一掺杂区与第二掺杂区在空间上彼此分隔。漏极区设置于阱之中,并具有第二导电型。源极区设置于阱之中,并具有第二导电型。栅极区设置于阱之中,并位于源极区与漏极区之间。栅极区具有第一导电型并重叠第一掺杂区。采用本发明方案可以有效提升结型场效应晶体管JFET的空乏能力及驱动电流,并降低JFET的通道截止电压。
  • 半导体装置及其制造方法
  • [发明专利]半导体装置及其制造方法-CN201810728556.0有效
  • 李家豪;洪章响;马洛宜·库马;廖志成 - 世界先进积体电路股份有限公司
  • 2018-07-05 - 2023-08-11 - H01L29/41
  • 本发明实施例提供一种半导体装置及其制造方法,其中,该半导体装置包含设置于衬底上的化合物半导体层,以及设置于化合物半导体层上的保护层。源极电极、漏极电极和栅极电极穿过保护层且设置于化合物半导体层上。此半导体装置还包含栅极场板,其连接栅极电极且设置于保护层介于栅极电极与漏极电极之间的部分上。栅极场板具有延伸至保护层中的延伸部。本发明实施例利用栅极场板具有延伸至保护层中的延伸部,其可减缓栅极电极在靠近漏极电极的侧边的电场梯度,以提升半导体装置的击穿电压,进而提升半导体装置的效能。
  • 半导体装置及其制造方法
  • [发明专利]二极管结构及半导体装置-CN202210051680.4在审
  • 李京达;甘铠铨;罗宗仁 - 世界先进积体电路股份有限公司
  • 2022-01-17 - 2023-07-25 - H01L29/861
  • 一种二极管结构,包含基底、第一井区、第一掺杂区、环状井区、阳极、第二井区、第二掺杂区及阴极。基底具有第一导电类型,第一井区具有与第一导电类型相反的第二导电类型且设置于基底中,第一掺杂区具有第一导电类型且设置于第一井区中,环状井区具有第二导电类型,设置于第一井区中且围绕第一掺杂区,阳极设置于第一掺杂区上,第二井区具有第二导电类型,与第一井区分离且设置于基底中,第二掺杂区具有第二导电类型且设置于第二井区中,阴极设置于第二掺杂区上。
  • 二极管结构半导体装置
  • [发明专利]静电放电保护电路-CN202111660663.2在审
  • 黄绍璋;许凯杰;骆祈宏;陈伟松;庄介尧;廖显峰;周业宁 - 世界先进积体电路股份有限公司
  • 2021-12-30 - 2023-07-11 - H02H9/04
  • 本申请公开一种静电放电保护电路;其中,所述静电放电保护电路耦接接合垫且包括缓冲电路、驱动电路、以及电源箝制电路。缓冲电路包括串联耦接于第一节点与第一电源节点之间且具有第一导电类型的第一与第二晶体管。接合垫耦接第一节点。驱动电路根据控制电压来决定第一晶体管与第二晶体管中至少一个的状态。驱动电路包括具有第二导电类型的第三晶体管,其耦接于第二电源节点与第一晶体管的栅极之间且受控于控制电压。电源箝制电路通过第一节点耦接接合垫,且耦接第三晶体管的栅极于第二节点。控制电压产生于第二节点。电源箝制电路根据接合垫上的电压决定控制电压的电平。本发明实施例的静电放电保护电路具有高压容忍度。
  • 静电放电保护电路
  • [发明专利]半导体装置-CN202111582957.8在审
  • 华特·吴;林鑫成;黄嘉庆 - 世界先进积体电路股份有限公司
  • 2021-12-22 - 2023-06-27 - H01L29/06
  • 一种半导体装置,包含绝缘层、半导体层和化合物半导体叠层依序设置于基底上,以及第一晶体管、第二晶体管、隔离结构和导电结构。第一晶体管位于第一元件区内,且包含第一栅极、第一源极和第一漏极设置于化合物半导体叠层上,第二晶体管位于第二元件区内,且包含第二栅极、第二源极和第二漏极设置于化合物半导体叠层上,隔离结构设置于第一晶体管和第二晶体管之间,导电结构位于第二元件区内,贯穿化合物半导体叠层,且电连接半导体层至第二源极,其中位于第一元件区内的半导体层与第一源极之间不具有电性连接。
  • 半导体装置
  • [发明专利]转移芯片的结构和方法以及芯片接合结构-CN202111576362.1在审
  • 陈永祥;魏云洲;徐可芳;许静宜;何彦仕 - 世界先进积体电路股份有限公司
  • 2021-12-21 - 2023-06-23 - H01L33/44
  • 本发明公开了一种转移芯片的结构和方法以及芯片接合结构,所述转移芯片的结构包括:一氧化层支撑部件,具有复数个重复单元,其中各所述重复单元具有一芯片设置区和一外围区,且一个所述重复单元的所述芯片设置区分离于相邻的另一个所述重复单元的所述外围区;复数个芯片,设置于所述氧化层支撑部件的所述芯片设置区上;一接合部件,设置于所述氧化层支撑部件的所述外围区上;一支撑晶圆,设置于所述氧化层支撑部件下方,且与所述复数个芯片和所述接合部件相隔一空隙;以及,一间隔部件,设置于所述接合部件和所述支撑晶圆之间,且所述间隔部件与所述接合部件接合。
  • 转移芯片结构方法以及接合

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top