“上海韦尔半导体股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果116个，建议您升级VIP下载更多相关专利

[实用新型]一种芯片封装结构-CN202321053455.0有效
发明人：童灯辉;俞江彬;周万建;姚力 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2023-05-05 - 公布日： 2023-10-13 - 主分类号： H01L23/495 文献下载
摘要：本申请实施例提供的一种芯片封装结构，通过在所述金属引线外围设置有导电层，解决了现有技术中由于金属引线与芯片表面和框架引脚的焊线数量的限制，导致封装导入电阻过大与芯片过载电流能力低的技术问题。
一种芯片封装结构

[实用新型]一种预防塑封模流冲线导致短路的封装结构-CN202320902633.6有效
发明人：童灯辉;俞江彬;周万建;姚力 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2023-04-20 - 公布日： 2023-10-13 - 主分类号： H01L23/495 文献下载
摘要：本申请实施例提供了一种预防塑封模流冲线导致短路的封装结构，包括：芯片本体和框架基岛；所述芯片本体设置在框架基岛上，所述芯片本体通过导电线与所述框架基岛的引脚连接；所述芯片本体表面还设置有绝缘件，通过所述绝缘件将所述导电线与所述芯片本体进行固定。本申请在塑封前使用绝缘件将指定位置焊线的线弧固定，预防塑封过程的模流冲击导致的焊线之间的短路问题。
一种预防塑封冲线导致短路封装结构

[发明专利]一种屏蔽栅型MOSFET器件及其制作方法、电子产品-CN202010204225.4有效
发明人：董建新;钟添宾;岳瑞芳 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2020-03-21 - 公布日： 2023-09-19 - 主分类号： H01L27/06 文献下载
摘要：本发明公开一种屏蔽栅型MOSFET器件及其制作方法、电子产品，涉及电学技术领域，以提高屏蔽栅MOSFET的开关速度，降低开关损耗，从而扩展屏蔽栅MOSFET的应用范围。该屏蔽栅型MOSFET器件包括肖特基二极管和屏蔽栅MOSFET。肖特基二极管和屏蔽栅MOSFET的耐压差值小于或等于预设差值；肖特基二极管的阳极和屏蔽栅MOSFET的屏蔽电极均与屏蔽栅MOSFET的源电极电连接，肖特基二极管的阴极与屏蔽栅MOSFET的漏电极电连接。所述屏蔽栅型MOSFET器件的制作方法用于制作屏蔽栅型MOSFET器件。本发明提供的屏蔽栅型MOSFET器件用于电子产品中。
一种屏蔽 mosfet 器件及其制作方法电子产品

[实用新型]一种芯片封装结构-CN202320458699.0有效
发明人：张帅;俞江彬 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2023-03-10 - 公布日： 2023-09-12 - 主分类号： H01L23/31 文献下载
摘要：本申请实施例提供了一种芯片封装结构，包括：芯片和塑封体；所述塑封体设置在所述芯片外围；所述芯片上表面设置有多个间隔设置的第一柱状孔，所述第一柱状孔设置在所述芯片中；在所述塑封体中设置有与所述第一柱状孔位置对应的第二柱状孔；所述第一柱状孔中设置有第一导电层，所述第二柱状孔中设置有键合线，所述塑封体上表面平铺设置有第二导电层，所述第二导电层与所述键合线连通。本申请采用采用新封装工艺，变更键合线工艺，以达到产品过载电流能力需求。
一种芯片封装结构

[发明专利]一种双向晶闸管及电子产品-CN201910954528.5有效
发明人：胡勇海 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2019-10-09 - 公布日： 2023-08-11 - 主分类号： H01L29/747 文献下载
摘要：本发明公开了一种双向晶闸管及电子产品，所述双向晶闸管包括：衬底；形成于所述衬底上的第一阱和第二阱，所述第一阱和/或第二阱上设置有用于载流子发射的触发区域，所述电子产品包括上述双向晶闸管，本发明公开的技术方案可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
一种双向晶闸管电子产品

[发明专利]一种双向晶闸管及电子产品-CN201910954552.9有效
发明人：胡勇海 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2019-10-09 - 公布日： 2023-08-11 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种双向晶闸管及电子产品，包括：衬底；及形成于所述衬底上的第一阱和载流子疏散结构；所述第一阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散，所述电子产品包括上述双向晶闸管，本发明公开的技术方案可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
一种双向晶闸管电子产品

[实用新型]一种中高压屏蔽栅极功率MOSFET版图-CN202320227265.X有效
发明人：薛华瑞;董建新;布凡;钟添宾 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2023-02-15 - 公布日： 2023-08-11 - 主分类号： H01L29/06 文献下载
摘要：本申请实施例中提供了一种中高压屏蔽栅极功率MOSFET版图，本申请通过每隔一个栅极多晶硅区通过一栅极多晶硅引出区引出栅极，通过本申请版图设计能够降低几乎50％的栅极电容及栅极电荷，有效降低开关损耗，而中高压的沟道电阻占比不足10％，导通阻抗增加约13％，有效优化品质因数FOM值。
一种高压屏蔽栅极功率 mosfet 版图

[发明专利]一种具有宽安全工作区的功率MOSFET器件及制备工艺-CN202211620658.3在审
发明人：方镇东;诸舜杰;布凡;袁丹 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2022-12-15 - 公布日： 2023-07-18 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例提供的一种具有宽安全工作区的功率MOSFET器件及制备工艺，包括：相互连接的第一栅极和第二栅极；衬底上表面设置有外延层，外延层中设置有第一沟槽和第二沟槽，第一沟槽侧壁，第二沟槽侧壁和外延层上表面设置有栅氧化层，第一沟槽和第二沟槽中填充有第一多晶硅以形成第一栅极；外延层中设置有第一掺杂区，第一掺杂区中设置有第二掺杂区，第一沟槽和第二沟槽从上到下贯穿设置在所述第一掺杂区和第二掺杂区中，外延层上表面设置有第二多晶硅以形成第二栅极，第二多晶硅设置在相邻第一掺杂区之间区域的上方，且第二多晶硅设置在栅氧化层上表面；本发明实现一种具有良好FBSOA性能，同时保证低导通阻抗的功率MOSFET器件。
一种具有安全工作功率 mosfet 器件制备工艺

[发明专利]集成传感器芯片-CN202110685322.4有效
发明人：蔡春华;赵成龙;万蔡辛;何政达;蒋樱 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2021-06-21 - 公布日： 2023-07-04 - 主分类号： G01L1/16 文献下载
摘要：本公开提供了一种集成传感器芯片，其包括单晶硅基片，以及设置在单晶硅基片同一表面的加速度传感器和压力传感器，其中，该压力传感器通过谐振感测嵌入在该单晶硅基片内的密闭腔体内外气压不相等情形下，第一悬臂梁结构的弹性形变数据来测量压力；该加速度传感器包括嵌入在单晶硅基片内的运动空腔，以及贴合该运动空腔上部且位于单晶硅基片上表面的第二悬臂梁结构，该加速度传感器通过谐振感测惯性运动下第二悬臂梁结构的弹性形变数据来测量加速度。由此可提高集成传感器芯片的灵敏度，相比于传统的压阻式及电容测量方法，其精度更高，响应速度更快。
集成传感器芯片

[发明专利]一种屏蔽栅半导体器件结构制备方法及屏蔽栅半导体器件结构-CN202111518986.8在审
发明人：乐双申;何增谊;张立波;吴兴敏;袁晴雯 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： H01L21/336 文献下载
摘要：本申请实施例提供了一种屏蔽栅半导体器件结构制备方法及屏蔽栅半导体器件结构，通过在源极多晶硅淀积到栅极多晶硅氧化这段工艺之间采用增加以下步骤：刻蚀去除位于元胞区沟槽中上部空间及半导体材料层表面的第一氧化层，第二氧化层及沟槽之间部分半导体材料层；刻蚀去除栅极多晶硅直到源极引出区沟槽内剩余栅极多晶硅厚度到达预设厚度；选择性刻蚀去除位于源极引出区沟槽中剩余栅极多晶硅直到源极引出区沟槽中无栅极多晶硅残留，随后去除光刻胶，本申请实施例通过刻蚀去除栅极多晶硅直到源极引出区沟槽中的栅极多晶硅刻蚀完全，可以避免源极引出区栅极多晶硅在源极引出区沟槽侧壁残留的问题，避免栅极源极短路的风险，提高良率和可靠性。
一种屏蔽半导体器件结构制备方法

[发明专利]一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管-CN202111510591.3在审
发明人：何增谊;顾建平;乐双申;张立波;吴兴敏;袁晴雯 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2021-12-10 - 公布日： 2023-06-13 - 主分类号： H01L21/329 文献下载
摘要：本申请实施例提供了一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管，采用第一氧化硅层和掩蔽膜等多层膜结构作为沟槽掩蔽膜，在进行栅氧化过程中，采用硅局部氧化工艺，在氧化硅层和氮化硅层之间产生了一段厚氧化硅层，在后续多层掩蔽膜和第一氧化硅层刻蚀过程，由于该厚氧化硅层存在，有效补偿了多层膜刻蚀过程中栅氧化层的丢失，消除了沟槽结构缺陷，解决了反向漏电问题，提高了晶圆产品的良率。
一种沟槽式肖特基二极管制备方法

[实用新型]一种芯片封装中间结构-CN202223029602.9有效
发明人：严博;钟添宾;诸舜杰 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2022-11-15 - 公布日： 2023-06-06 - 主分类号： H01L23/495 文献下载
摘要：本申请实施例提供了一种芯片封装中间结构，所述金属框架上表面设置有凹槽或凸起，待封装芯片下表面通过导电连接层设置在所述凹槽中或者凸起上表面，可以避免现有技术中存在的整个封装过程中芯片会出现倾斜或者导电连接层会包覆待封装芯片问题出现，导致整个芯片封装效果不好，影响芯片性能问题的出现。
一种芯片封装中间结构

[实用新型]一种双路芯片测试电路板及测试系统-CN202223038075.8有效
发明人：严博;钟添宾;诸舜杰 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2022-11-15 - 公布日： 2023-06-06 - 主分类号： G01R31/28 文献下载
摘要：本申请涉及一种双路芯片测试电路板及测试系统，通过在测试电路板的相对两侧设置有完全对称的引出双路芯片的源极，漏极和栅极的导电层进而引出测试端口，通过本申请实施例提供的双路芯片测试电路板可以在不重新设计/更换插座的情况下，通过翻转双路芯片测试电路方向插入插座便可进行测试，提高了测试效率。
一种芯片测试电路板系统

[发明专利]一种芯片封装工艺及芯片封装结构-CN202011570992.3有效
发明人：诸舜杰;曹康妮;莫陈睿 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2020-12-26 - 公布日： 2023-05-23 - 主分类号： H01L21/56 文献下载
摘要：本申请实施例提供了一种芯片封装工艺及芯片封装结构，本申请通过在芯片正面的金属凸块上表面设置重布线层增加芯片的接触面积，进而降低了芯片的导通电阻，另外通过在塑封体上设置至少一个填充有金属过孔可以将芯片正面与背面进行导通，不用通过打线来完成封装工艺。
一种芯片封装工艺结构

[发明专利]低PLS全局快门像素结构及其驱动时序控制方法-CN202110553168.5有效
发明人：龚雨琛;旷章曲;陈多金;王菁;伍建华;张帅;徐冰;刘志碧;陈杰 -专利权人： 上海韦尔半导体股份有限公司
申请日： 2021-05-20 - 公布日： 2023-05-09 - 主分类号： H04N25/626 文献下载
摘要：本发明公开了一种低PLS全局快门像素结构及其驱动时序控制方法，通过结构上的改进配合相应的驱动时序控制方案，可以在读出过程中消除曝光时的寄生电子，可有效提升全局像素快门效率。相比于传统全局快门像素结构，本发明可有效抑制像素PLS效应，且像素结构与工作时序简单，兼顾较大的填充因子与非一致性噪声抑制。
pls 全局快门像素结构及其驱动时序控制方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 116 条