“上海立芯软件科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]一种基于主动熵采样和模型校准的低代价光刻热点检测方法-CN202110934335.0有效
发明人：罗立轩;宿淼迪;丁鸿志;翁绍鸿;陈忆鹭;邹长忠 -专利权人： 上海立芯软件科技有限公司
申请日： 2021-08-15 - 公布日： 2023-10-10 - 主分类号： G06F30/20 文献下载
摘要：本发明涉及一种基于主动熵采样和模型校准的低代价光刻热点检测方法，设计了一种新颖的不确定度评估方式，能够选择具有较高不确定性的热点样本加入扩展训练集，从而有效提高模型检测的精度。在采样过程中应用了高效的多样性衡量方式，避免求解复杂的凸优化方程，与已有方法相比具有更低的计算开销和错误率。提出了一种基于熵的权重分配策略，根据信息量动态对指标进行加权，能够综合评估不确定度和多样性的因素。本发明能够实现了较好的检测精度，并有效降低了平刻模拟开销。
一种基于主动采样模型校准代价光刻热点检测方法

[发明专利]考虑单位移动和复杂布线约束的增量三维全局布线方法-CN202110897960.2有效
发明人：钱翊仁;邹鹏;林智锋;兰琨;杨晓剑 -专利权人： 上海立芯软件科技有限公司
申请日： 2021-08-05 - 公布日： 2023-09-22 - 主分类号： G06F30/3947 文献下载
摘要：本发明涉及一种考虑单位移动和复杂布线约束的增量三维全局布线方法，包括如下步骤：步骤S1：基于预设布线电路网表和约束规则，通过拥塞感知3D全局布线器用最小的线长度和满足布线约束重新连接每个网络的所有引脚；步骤S2:采用线驱动运动评估方法确定移动单元的期望位置；步骤S3:根据得到的期望位置，采用增量策略移动单元并重新布线网络，直到每个引脚都连接起来，得到初始布线结果；步骤S4:采用边缘调整方法，进一步调整初始布线结果，得到最终的布线结果。本发明具有快速的单元运动，在显著缩短的运行时间内实现了最佳的解决方案质量，进一步优化线路长度。
考虑单位移动复杂布线约束增量三维全局方法

[发明专利]时钟树构建方法、系统、芯片、电子设备及存储介质-CN202310444237.8在审
发明人：王丰;俞宏超;陈诗流 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-04-23 - 公布日： 2023-09-15 - 主分类号： G06F30/396 文献下载
摘要：本发明提供一种时钟树构建方法、系统、芯片、电子设备及存储介质，其中，该方法包括：获取初始时钟树，所述初始时钟树包括根结点以及若干与所述根结点直接相连的原始结点；将所述初始时钟树划分成若干子线网；基于延迟合并嵌入算法分别将各子线网中的结点划分成多个结点对，并对所述结点对进行合并处理；基于延迟合并嵌入算法分别在各子线网中嵌入缓冲器，得到第一时钟树。本发明划分成的每个子线网的扇出结点数量可控，大大降低了后续的运算规模，减少了运行时间。
时钟构建方法系统芯片电子设备存储介质

[发明专利]基于逻辑综合的多级划分方法、装置、介质和计算设备-CN202310702264.0在审
发明人：叶锦涛;顾正华 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-06-14 - 公布日： 2023-09-08 - 主分类号： G06F30/327 文献下载
摘要：本发明的实施方式提供了一种基于逻辑综合的多级划分方法、装置、介质和计算设备。该方法包括：识别得到待划分电路中的触发器；根据触发器对待分析电路进行分割，得到待分割电路对应的超图；根据节点和超边，对节点进行合并，得到多个合并节点；根据合并节点，得到与超图对应的粗化图；初始化第一划分集合和第二划分集合；根据超图中的每一节点、第一划分集合以及第二划分集合，对第一划分集合与第二划分集合进行更新，得到第一更新划分集合和第二更新划分集合；根据合并节点、第一更新划分集合以及第二更新划分集合，对粗化图进行细化，得到细化划分图。本发明保证了原始电路设计的时延，进而避免了划分后的电路产生时序违例。
基于逻辑综合多级划分方法装置介质计算设备

[发明专利]预布线资源的合法性检测方法、装置、存储介质及电子设备-CN202310409236.X在审
发明人：练强;邹鹏 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-04-17 - 公布日： 2023-08-15 - 主分类号： G06F30/394 文献下载
摘要：本公开涉及预布线资源的合法性检测方法、装置、存储介质及电子设备。所述预布线资源的合法性检测方法通过根据平行预布线资源对象的平行长度间距设计规则转换为平行长度间距表格；根据所述平行长度间距表格生成平行预布线资源位图；根据所述平行预布线资源位图对所述平行预布线资源对象进行布局合法性检测。能够在布局合法化阶段中快速检测出平行预布线资源对象是否满足平行预布线规则，从而避免在布局合法化过程中违反预布线设计规则。
布线资源合法性检测方法装置存储介质电子设备

[发明专利]快速拆除闭合环路和冗余节点的全局布线方法-CN202110596295.3有效
发明人：黄海山;黄志鹏;李旭;汪佳祥;陈伟杰;朱自然;陈建利 -专利权人： 上海立芯软件科技有限公司
申请日： 2021-05-30 - 公布日： 2023-08-11 - 主分类号： G06F30/3947 文献下载
摘要：本发明涉及一种快速拆除闭合环路和冗余节点的全局布线方法，包括如下步骤：S1：输入一个有闭合环路或冗余节点的线网初始解；S2：计算线网外边框、偏移量和线网所有连续节点的坐标，线网平移至坐标系原点；S3：根据外边框大小创建boxMap数组；S4：计算线网经过的所有边，存入edgeMap数组；S5：任意选取一个pin节点对线网进行深度优先搜索；S6：对线网进行后序遍历，当一个叶子节点不是pin节点时，删除该节点，递归回溯删除所有冗余节点；S7：对线网进行遍历，将线网中所有节点加上偏移量，得到拆除所有闭合环路和冗余节点的布线树。该方法有利于合理、快速地优化布线结果，降低布线难度。
快速拆除闭合环路冗余节点全局布线方法

[发明专利]一种单元边缘违规消除方法、装置、存储介质及电子设备-CN202310229833.4在审
发明人：曾铮;邹鹏;蒋宁欢 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-03-10 - 公布日： 2023-07-28 - 主分类号： G06F30/398 文献下载
摘要：本公开涉及一种单元边缘违规消除方法、装置、存储介质及电子设备。所述单元边缘违规消除方法通过以当前违规单元为中心创建一个窗口；在窗口内对当前违规单元进行移动得到新位置；在新位置对当前违规单元进行DRC规则检查得到DRC规则检查结果；根据DRC规则检查结果将当前违规单元与窗口内符合DRC规则的单元进行交换；当当前违规单元与窗口内符合DRC规则的单元交换后，若当前违规单元符合DRC规则结束窗口内合法位置搜寻，否则，扩大窗口范围进行下一轮次的合法位置搜寻。通过可变窗口规定违规单元移动和交换范围，能够解决违规单元边缘违规的同时优化线长、时间和位移。
一种单元边缘违规消除方法装置存储介质电子设备

[发明专利]用于超大规模集成电路的方法、系统、存储介质及电子设备-CN202310072296.7在审
发明人：朱金辉;王占翎 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-01-17 - 公布日： 2023-07-28 - 主分类号： G06F30/337 文献下载
摘要：本公开涉及一种用于超大规模集成电路的方法、系统、存储介质及电子设备；所述用于超大规模集成电路的方法通过获取超大规模集成电路的整个网表的时序信息TNS；根据集成电路的拓扑结构对所有结点进行排序，将序号相同的结点置于同一个队列；对排序好的所有结点根据队列数进行反向遍历；针对同一队列中的所有结点进行尺寸缩小预处理，得到当前结点和下一级结点的输出引脚的slack变化值；检查当前结点和下一级结点的输出引脚的slack变化值，将输出引脚的slack变化值符合要求的当前结点进行尺寸缩小处理；更新当前结点和下一级结点的时序信息，重新获取整个网表的时序信息new_TNS；比较时序信息new_TNS和TNS，根据比较结果优化超大规模集成电路物理优化中的面积功耗。能够解决在物理优化设计过程中，在时序不变的情况下面积功耗过大的问题。
用于超大规模集成电路方法系统存储介质电子设备

[发明专利]芯片布局合法化检测方法、装置、电子设备及存储介质-CN202310224377.4在审
发明人：曾铮;邹鹏;蒋宁欢 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-03-07 - 公布日： 2023-07-25 - 主分类号： G06F30/398 文献下载
摘要：本申请公开一种芯片布局合法化检测方法、装置、电子设备及存储介质，所述方法包括：获取各单元对应的待检测边缘信息，并确定所述待检测边缘信息对应的边缘范围；根据所述边缘范围，确定检测窗口；根据所述检测窗口，确定各所述检测窗口内的单元分布信息，并根据所述单元分布信息，确定芯片布局合法化检测结果。通过获取芯片中各单元对应的待检测边缘信息确定相应的边缘范围，进而对各单元生成相应的检测窗口，检测窗口可确定相应范围内的单元分布信息，进而确定芯片单元布局的合法化检测结果，可提升针对单元边缘违规现象的芯片布局合法化检测的有效性及效率。
芯片布局合法化检测方法装置电子设备存储介质

[发明专利]全局布线中快速局部拆线重布方法-CN202110596301.5有效
发明人：黄海山;陈伟杰;黄志鹏;李旭;汪佳祥;朱自然;陈建利 -专利权人： 上海立芯软件科技有限公司
申请日： 2021-05-30 - 公布日： 2023-07-18 - 主分类号： G06F30/3947 文献下载
摘要：本发明涉及一种全局布线中快速局部拆线重布方法，该方法获取线网中需要拆除连线的pin，拆除与pin节点直接相连的线段，拆除后得到若干个互不连通的子线网，然后再连接任意数量的不连通子线网，将拆除后得到的若干个子线网重新连接成一个连通的树结构。该方法有利于提高线网拆线重布的效率。
全局布线快速局部拆线方法

[发明专利]一种集成电路的布局布线方法、布局布线工具及集成电路-CN202310404298.1在审
发明人：陈宇航;邹鹏;林学斌 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-04-17 - 公布日： 2023-07-14 - 主分类号： G06F30/392 文献下载
摘要：本申请公开一种集成电路的布局布线方法、布局布线工具及集成电路。所述布局布线方法包括：构造线程池，等待子任务集合；将芯片版图网格化切割为窗口；将待布局布线单元均匀的分配到各个窗口；将所述各个窗口及与所述各个窗口关联的所述将待布局布线单元结合形成子任务集合；将所述子任务集合放入所述线程池执行，通过如此设计可以在布局布线工具中提供多线程及窗口化方法，能够最大化计算并行速度，从而减小布局布线的合法化产品的运行时间。
一种集成电路布局布线方法工具

[发明专利]一种多路选择器拆分方法、装置及电子设备-CN202310232869.8在审
发明人：陈忆鹭;顾正华 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-03-10 - 公布日： 2023-07-14 - 主分类号： G06F30/343 文献下载
摘要：本公开实施例中提供了一种多路选择器拆分方法、装置及电子设备。该方法包括：根据待拆分多路选择器的选择条件将所有选择条件做或运算，作为选择信号构建选择default项和非default项的第一MUX；计算所述待拆分多路选择器的两种方案的延时，若AndOr‑Tree方案的延时小于Mux‑Tree方案的延时，则将所述待拆分多路选择器的非default项按照二分法和预设公式构建待拆分多路选择器的与或树AndOr‑Tree；若Mux‑Tree方案的延时小于或等于AndOr‑Tree方案的延时，则将所述待拆分多路选择器的非default项按照选择信号构建待拆分多路选择器的2:1多路选择器树Mux‑Tree。通过本公开的方案，实现了多路选择器的综合优化。
一种选择器拆分方法装置电子设备

[发明专利]用于超大规模集成电路的方法、系统、存储介质及电子设备-CN202310026774.0在审
发明人：朱金辉;王占翎 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-01-09 - 公布日： 2023-07-14 - 主分类号： G06F30/373 文献下载
摘要：本公开涉及用于超大规模集成电路的方法、系统、存储介质及电子设备。所述超大规模集成电路的方法通过获取集成电路的整个网表的时序信息TNS；获取网表中经过每个末端结点的最差时序路径；扫描最差时序路径中的所有单元结点，获取每个单元结点的最差时序路径数量；针对最差时序路径上的每个单元结点，获取单元结点的最差输出引脚Output pin的slack值；对单元结点进行downsize预估处理，并基于单元结点的最差时序路径数量和所述最差输出引脚Output pin的slack值得到单元结点的downsize预估分值；对单元结点的downsize预估分值降序排列，选取前N个单元结点进行downsize处理后，计算网表的时序信息new_TNS；根据整个网表的时序信息new_TNS和时序信息TNS，优化集成电路物理优化中的面积功耗。能够解决在物理优化设计过程中，在时序不变的情况下面积功耗过大的问题。
用于超大规模集成电路方法系统存储介质电子设备

[发明专利]基于时序驱动的关键长路径优化方法、装置、存储介质及电子设备-CN202310331214.6在审
发明人：柳作栋;邹鹏;冯凯 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-03-30 - 公布日： 2023-07-04 - 主分类号： G06F30/392 文献下载
摘要：本公开涉及基于时序驱动的关键长路径优化方法、装置、存储介质及电子设备。所述基于时序驱动的关键长路径优化方法通过利用所述静态时序分析工具获取时序信息；利用所述时序信息获取时序驱动的关键路径集合，利用关键长路径识别算法从所述关键路径集合中提取到关键长路径子集；根据线长和时延状态对所述关键长路径的关键弧段设置不同的权重和添加虚拟单连接线网，实现对所述关键长路径的优化。能够识别出全局布局中影响时序的关键长路径，优化关键长路径的互联线之间的时延和串扰，从而解决全局布局过程中未考虑和优化关键长路径而影响全局布局整体时序性能的问题，提高全局布局的线长和整体时序性能。
基于时序驱动关键路径优化方法装置存储介质电子设备

[发明专利]一种集成电路全局布局方法、电子设备和存储介质-CN202310299237.3在审
发明人：翁绍鸿;汪佳祥;邹鹏 -专利权人： 上海立芯软件科技有限公司
申请日： 2023-03-24 - 公布日： 2023-07-04 - 主分类号： G06F30/392 文献下载
摘要：本申请公开一种集成电路自动化布局方法、电子设备和存储介质，本申请的所述方法包括：构建Fence约束的第一密度图和Region约束的第二密度图；构建仅允许缓冲器和反向器进入soft block区域约束的第三密度图；构建普通单元的第四密度图。根据第一密度图、第二密度图、第三密度图、第四密度图进行全局布局迭代，达到终止条件或达到最大迭代轮数时完成布局。本申请的集成电路自动化布局方法支持多种布局约束，且在一个设计样例中可同时存在多种布局约束。在正常收敛情况下，算法能限制超过99%的单元按照约束进入指定区域内。
一种集成电路全局布局方法电子设备存储介质

1
2
下一页»
尾页
共 27 条