“三木拓司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]模数转换器-CN201610232283.1在审
发明人： 三木拓司;松川和生 -专利权人：松下知识产权经营株式会社
申请日： 2016-04-14 - 公布日： 2016-12-07 - 主分类号： H03M1/38 文献下载
摘要：本发明提供一种模数转换器，是具有高次的噪声整形特性的高分辨率的逐次比较型AD转换器。AD转换器(100)具有：共通节点，被输入模拟输入电压；电容DAC(2)，具备多个电容元件(201～205)；比较器(3)，对所述共通节点的电压与比较参考电压进行比较；逐次比较控制电路(4)，根据比较器(3)的比较结果决定下一比特的逐次比较控制信号；以及积分器(8)，对残差电压进行积分，将积分值作为下一采样的比较参考电压。积分器(8)具备：级联连接的多个积分电路(12、14、16)；以及至少一个前馈路径(FF1、FF2)，对残差电压进行采样并输入至多个积分电路之中的第二级以后的某一个积分电路。
转换器

[发明专利]A/D 转换器-CN201610135839.5在审
发明人：尾关俊明;中顺一;三木拓司 -专利权人：松下知识产权经营株式会社
申请日： 2016-03-10 - 公布日： 2016-11-16 - 主分类号： H03M1/10 文献下载
摘要：本发明要解决的问题是提高定时误差的校正处理的精度。A/D转换器具有：输入缓冲器，以模拟信号为输入，并将输出模拟信号输出；N个子A/D转换器，包括N个第1采样电路，所述N个第1采样电路分别与所述输入缓冲器的输出侧连接，在彼此不同的采样期间进行所述输出模拟信号的采样，N为2以上的整数；参照A/D转换器，包括第2采样电路，该第2采样电路与所述输入缓冲器的输出侧连接，在与N个所述第1采样电路中进行校正处理的一个第1采样电路相同的采样期间进行所述输出模拟信号的采样；以及第3采样电路，与所述输入缓冲器的输出侧连接，在与不进行所述校正处理的N‑1个第1采样电路相同的采样期间进行所述输出模拟信号的采样。
转换器

[发明专利]时间交错型AD 转换器-CN201610134722.5在审
发明人： 三木拓司;中顺一;尾关俊明 -专利权人：松下知识产权经营株式会社
申请日： 2016-03-10 - 公布日： 2016-11-16 - 主分类号： H03M1/12 文献下载
摘要：提供一种降低定时偏移的时间交错型AD转换器，具备：N个(N是2以上的整数)AD转换器，将模拟输入电压转换为数字值；分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的分频时钟信号向N个AD转换器供给；N个可变延迟电路，调整向N个AD转换器分别供给的分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制时钟信号的频带而生成参考信号；以及控制电路，控制N个可变延迟电路的延迟时间，使被输入参考信号时从N个AD转换器输出的各数字输出值的误差为规定值以下。
时间交错 ad 转换器

[发明专利]逐次比较型AD变换器-CN201180070669.2无效
发明人： 三木拓司;崎山史朗;柳泽直志 -专利权人：松下电器产业株式会社
申请日： 2011-08-03 - 公布日： 2014-02-12 - 主分类号： H03M1/38 文献下载
摘要：高位侧DAC(21)以及低位侧DAC(22)具有以二进制比率来对电容值进行加权的多个电容元件(c1～c4、c6～c9)，构成为：各电容元件的一端与公共节点连接，另一端与第一以及第二电压的任一者选择性地连接，且以耦合电容(23)来耦合高位侧DAC和低位侧DAC。高位侧DAC控制电路(7)对高位侧DAC选择性地输入补正控制信号以及从逐次比较电路(5)输出的数字信号的任一者。低位侧DAC(22)具有至少1个可变电容元件(ct1、ct2)，其一端与公共节点连接，另一端根据从逐次比较电路(5)向高位侧DAC(21)输出的数字信号的高位比特而与第一以及第二电压的任一者选择性地连接。
逐次比较 ad 变换器

[发明专利]参考电压稳定化电路及具备该电路的集成电路-CN201280023242.1无效
发明人：森江隆史;崎山史朗;柳泽直志;尾关俊明;三木拓司 -专利权人：松下电器产业株式会社
申请日： 2012-02-29 - 公布日： 2014-01-29 - 主分类号： H03H11/04 文献下载
摘要：本发明提供一种参考电压稳定化电路及具备该电路的集成电路。针对干扰噪声、内部电路的自身噪声，稳定地保持参考电压。将通过第1以及第2信号线(L1、L2)的至少一方而提供的参考电压稳定化的参考电压稳定化电路(10)具备：前段电路(1)，其具有被连接在第1信号线(L1)与第2信号线(L2)之间的电容性通路(11)；和后段电路(2)，其具有电阻性通路(21)和电阻电路(22H、22L)。该电阻性通路(21)被连接在第1信号线(L1)与第2信号线(L2)之间，该电阻电路(22H、22L)在电容性通路(11)与电阻性通路(21)之间、被插入到第1以及第2信号线(L1、L2)中提供参考电压的信号线中。
参考电压稳定电路具备集成电路

[发明专利]时间差数字转换电路以及包括它的时间差数字转换器-CN201180061145.7有效
发明人：道正志郎;高山雅夫;三木拓司 -专利权人：松下电器产业株式会社
申请日： 2011-07-28 - 公布日： 2013-08-21 - 主分类号： H03M1/12 文献下载
摘要：将两个输入信号的时间差转换为1比特的数字值，并对两个输入信号的时间差进行调整后生成两个输出信号的时间差数字转换电路包括：对两个输入信号的相位进行比较后生成数字值的相位比较部件(11)、将两个输入信号中相位超前的信号作为第一信号输出、将相位滞后的信号作为第二信号输出的相位选择部件(12)以及延迟输出所述第一信号的延迟部件(13)。该时间差数字转换电路将延迟部件的输出信号和第二信号作为两个输出信号输出。
时间差数字转换电路以及包括转换器

[发明专利]时间差数字转换级及具备它的时间差数字转换器-CN201080064158.5无效
发明人：道正志郎;三木拓司 -专利权人：松下电器产业株式会社
申请日： 2010-08-24 - 公布日： 2012-10-31 - 主分类号： H03M1/12 文献下载
摘要：本发明提供一种时间差数字转换级及具备它的时间差数字转换器。时间差数字转换电路(11)根据所输入的第1及第2信号的相位差来输出表示-(2n-1-1)～+(2n-1-1)的整数值的n比特的数字信号。时间差放大电路(13)输出将第1及第2信号的相位差放大为2n-1倍之后的两个信号。延迟调整电路(14)输出对从时间差放大电路(13)输出的两个信号附加了与数字信号相应的相位差之后的两个信号。输出检测电路(15)检测到从延迟调整电路(14)输出了两个信号后输出检测信号。存储电路(12)与检测信号同步地锁存数字信号。通过将具备了上述各要素的时间差数字转换级(10)进行多级连接，从而构成了流水线型时间差数字转换器。因而，可以实现小型且高分辨率的时间差数字转换器。
时间差数字转换具备转换器

[发明专利]流水线型AD变换器及其输出校正方法-CN200980160966.9无效
发明人： 三木拓司;森江隆史 -专利权人：松下电器产业株式会社
申请日： 2009-11-11 - 公布日： 2012-05-23 - 主分类号： H03M1/44 文献下载
摘要：一种流水线型AD变换器，在数字域上对流水线型AD变换器的AD变换误差进行校正。数字校正电路(30)针对校正对象的AD变换级(101、102)，分别计算出在对对象级输入了高位的参照电压的状态下将对象级的数字输出置为0时和置为+1时的对象级的下一级以后的AD变换误差EA、以及在对对象级输入了低位的参照电压的状态下将对象级的数字输出置为0时和置为-1时的对象级的下一级以后的AD变换误差EB，在对象级的数字输出为-1时，将-(EA+EB)/2作为对象级的校正值，在为0时将-(EA-EB)/2作为对象级的校正值，在为+1时将+(EA+EB)/2作为对象级的校正值，来进行加法运算。
流水线型 ad 变换器及其输出校正方法

1
共 8 条