“H03B21/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]用于频率产生的设备和方法-CN201410543596.X有效
发明人：拉贾戈帕兰·兰加拉詹;钦玛雅·米什拉;毛林·巴加特;靳彰 -专利权人：高通股份有限公司
申请日： 2010-06-03 - 公布日： 2017-09-22 - 主分类号： H03B21/00 文献下载
摘要：本发明涉及用于频率产生的设备和方法。一种宽带频率产生器具有用于不同频带的两个或两个以上振荡器，振荡器安置于倒装芯片封装内的同一裸片上。通过将一个电感器放置于裸片上且将另一电感器放置于封装上从而使电感器分隔开焊料凸块直径而减小两个振荡器的电感器之间的耦合。松弛耦合的电感器允许操纵所述振荡器中的一者的LC谐振电路以增加另一振荡器的带宽，反之亦然。可通过使另一振荡器的LC谐振电路负载较大电容(例如另一振荡器的粗调组的整个电容)来实现防止振荡器中的一者中的不合需要的振荡模式。还可通过降低另一振荡器的LC谐振电路的质量因数且借此增加谐振电路中的损耗来实现防止不合需要的模式。
用于频率产生设备方法

[发明专利]一种用于减少时钟分配系统的寄生的方法-CN201380056595.6有效
发明人： M·克劳蒂尔 -专利权人：赫梯特微波公司
申请日： 2013-10-25 - 公布日： 2015-07-08 - 主分类号： H03B21/00 文献下载
摘要：一种用于减少时钟分配系统的寄生的方法，该方法包括a)提供系统控制器，b)提供时钟分配系统，c)在工作前输入时钟分配系统的特征，d)计算预期水平整数边界寄生作为小数偏移值的函数，e)选择整数边界方案基于小数偏移值作为优选的预定区域，和f)编程主时钟子系统和一个或以上的小数合成器与整数边界方案，以及g)根据需要重复步骤d)到f)。
一种用于减少时钟分配系统寄生方法

[发明专利]波形信号的合成传送方法及装置-CN200810241420.3有效
发明人：欧勇 -专利权人：深圳市科陆电子科技股份有限公司
申请日： 2008-12-19 - 公布日： 2009-06-03 - 主分类号： H03B21/00 文献下载
摘要：本发明涉及一种波形信号的合成传送装置和方法，包括处理器、DA转换器，所述处理器具有内部存储器及高速同步串行接口，所述处理器处理的正弦波形信号转化成波形数据存储到所述处理器的内部存储器，所述处理器的直接存储器存取模块的地址指针指向所述波形数据的存储地址，直接存储器存取模块直接控制所述存储的波形数据通过同步串行接口传送到数据模拟转换器，数模转换器将接收的所述波形数据合成并转换成模拟信号后输出。本发明还包括应用该装置的方法。本发明具有结构简单、节约成本、容易控制的特点。
波形信号合成传送方法装置

[发明专利]一种高频载波发生器-CN200810068206.2有效
发明人：王志根;刘建伟;秦宏武 -专利权人：深圳和而泰智能控制股份有限公司
申请日： 2008-06-30 - 公布日： 2008-11-12 - 主分类号： H03B21/00 文献下载
摘要：本发明公开了一种高频载波发生器，包括用于输出控制信号并提供振荡频率的微控制器、用于根据所述振荡频率产生并输出高频振荡信号的振荡电路、用于对所述控制信号及高频振荡信号的合成信号进行放大从而得到高频载波的放大电路，方便地产生或截止高频载波，具有电路简单实用、成本低、调试简单、抑制中心频率漂移等优点。
一种高频载波发生器

[发明专利]多基准时钟合成器-CN200680005812.9有效
发明人：辛达·L·弗林 -专利权人：飞思卡尔半导体公司
申请日： 2006-02-08 - 公布日： 2008-04-23 - 主分类号： H03B21/00 文献下载
摘要：一种时钟合成器(100)用于将源时钟N.R分频，其包括逻辑电路、延迟线(103)、选择电路、累加器(113)和时钟分频器电路。逻辑电路使N.R除以2^M，以获得NNEW.RNEW，其中NNEW值为0，而RNEW值至少为0.5。延迟线接收第一时钟，并且具有多个延迟抽头(0、1、2)，其中第一时钟基于源时钟。选择电路基于抽头选择值选择延迟抽头，并且提供延迟时钟。累加器针对延迟时钟的每个周期加入RNEW值，并且对总和值执行模函数，以生成抽头选择值。时钟分频器电路基于延迟时钟的选定转变使输出时钟转变，其是通过使第一时钟或延迟时钟进行2^M－1分频而实现的。
基准时钟合成器

[发明专利]生成本地振荡器信号的电路装置和方法及具有其的锁相环-CN200610064384.9无效
发明人： S·马斯利;C·桑德纳 -专利权人：英飞凌科技股份公司
申请日： 2006-11-29 - 公布日： 2007-09-19 - 主分类号： H03B21/00 文献下载
摘要：一种用于产生本地振荡器信号的电路装置(8)借助于信号输入端(1)被供有参考频率信号。分频器(3)被用来从该参考频率信号得到第二信号。该参考频率信号和第二信号被提供给选择装置(4)，在该选择装置(4)中，所述信号之一基于第一选择信号被输出。在辅助信号发生器(6)中，第一频率或者至少第二频率的单个辅助信号基于第二选择信号被产生。在频率转换装置(5)中，可以在信号输出端(2)上分接的本地振荡器信号从来自选择装置(4)和辅助信号发生器(6)的输出信号得到。
生成本地振荡器信号电路装置方法具有锁相环

[发明专利]为降低数字－时间转换器直接数字合成中的杂波而引入抖动的系统和方法-CN200580033286.2无效
发明人：托马斯·L·格拉迪沙尔;罗伯特·E·施滕格尔 -专利权人：摩托罗拉公司
申请日： 2005-09-14 - 公布日： 2007-09-05 - 主分类号： H03B21/00 文献下载
摘要：一种直接数字合成器(DDS)(300)，其使用用于降低数字－时间转换器(DTC)(317)中的杂散发射的系统。该DDS(300)包括一个或多个抖动源(307)以及随机访问存储器(RAM)(305)。此RAM(305)通过使用查找表的输出来利用存储了延迟误差值的查找表，该查找表的输出与抖动源(307)相结合以补偿DTC(317)中的不等单位延迟值。
降低数字时间转换器直接合成中的引入抖动系统方法

[发明专利]用于频率合成的方法和设备-CN200580033298.5无效
发明人：曼纽尔·P·小加巴托;约瑟夫·A·查拉斯卡;保罗·H·盖乐斯 -专利权人：摩托罗拉公司
申请日： 2005-09-12 - 公布日： 2007-09-05 - 主分类号： H03B21/00 文献下载
摘要：一种DPC(200)，包括：频率源(20)；延迟锁定环(220)，它用于接收时钟信号，并产生多个相移时钟信号；控制装置(280)，它具有DPS(282)和DAC(284)，用于接收标识合成信号的期望频率的输入信号；选择电路(270)，它用于接收多个相移时钟信号，选择一序列的相移时钟信号，并输出粗略合成信号；可变延迟元件(290)，它具有被耦合到选择电路的第一输入，用于接收粗略合成信号，还具有被耦合到控制装置的第二输入，用于接收精确调谐调整信号，以便修改该粗略合成信号，从而产生实质上具有期望频率的合成信号(292)。该DPC进一步包括训练设备，该训练设备用于校准DPC。
用于频率合成方法设备

[发明专利]一种高阶ΣΔ噪声整形直接数字频率合成器-CN200410009923.X无效
发明人：倪卫宁;石寅 -专利权人：中国科学院半导体研究所
申请日： 2004-12-02 - 公布日： 2006-06-07 - 主分类号： H03B21/00 文献下载
摘要：一种高阶∑Δ噪声整形直接数字频率合成器，包括：一相位累加器、高阶∑Δ噪声整形内插器、正弦或余弦查询表、数模转换器和低通滤波器，其中高阶∑Δ噪声整形内插器包括整形累加器和延迟电路；外部N位频率字输入到相位累加器，相位累加器的输出连接到整形累加器；整形累加器的输出分为作为正弦或余弦相位值的高p位和作为被截断的低N－p位；其中低N－p位输出连接到延迟电路，延迟电路运算输出又返回连接到整形累加器；整形的相位值输出连接到正弦或余弦查询表，正弦或余弦查询表的输出再连到数模转换器的输入，最后数模转换器的输出连到低通滤波器的输入。
一种噪声整形直接数字频率合成器

[实用新型]复式电路安全数字混频系统-CN02247794.2无效
发明人：相会优;青木孝光 -专利权人：雅马哈株式会社
申请日： 2002-09-10 - 公布日： 2005-04-13 - 主分类号： H03B21/00 文献下载
摘要：一种数字混频系统，包括具有显示器和操作器的调音台，用以传送和接收控制信号，具有输入通道和输出通道的功放，当与调音台交换控制信号时用于混频输入通道馈送的多个音频信号，并向输出通道馈送混频的音频信号，各自连接功放的输入和输出通道的输入和输出单元。调音台和功放相互之间远程放置，为了安全的目的，连接他们之间的电缆是成对的。功放可以成对安装。如果主机出现故障，辅机立刻代替混频操作。为了安全的目的，调音台可以成对准备。
复式电路安全数字混频系统

[发明专利]用数字字调整的频率合成电路-CN99800056.6无效
发明人：阿兰·韦尔涅;迪迪埃·瓦伦蒂 -专利权人：爱特梅尔股份有限公司
申请日： 1999-01-14 - 公布日： 2003-11-05 - 主分类号： H03B21/00 文献下载
摘要：一种直接数字频率合成器以对多路转换器(33；133)寻址的模累加器(17；117)为特征。多路转换器接收一系列由数字电路(41-45；141-153)产生的延迟信号。延迟信号产生参考振荡器(37；137)的相位。延迟单位的数目足以分辨所期望的起伏。累加器是数字计数器，每次计数它只递增单个数字，诸如Gray码计数器。在一个实施例中，由电荷泵浦(43；图5)产生延迟信号，该电荷泵浦馈给各个逻辑电路(41；图3-4)，而这些逻辑电路驱动环路中的集成电容器。至电荷泵浦的反馈将使总延迟划分参考时钟的单个时钟周期。在第二实施例中，由输出处于相位颠倒关系(145)的单个寄存器或数个寄存器(151；153)来划分单个时钟周期。使用时钟乘法器(141)和除法器(147)来确保每个时钟周期与延迟单位的总数同步。多路转换器(33；133)的输出(33；155)是参考振荡器信号，它由相位延迟调整，形成合成的输出频率。
字字调整频率合成电路

[发明专利]无中频输出电桥微波场效应晶体管平衡混频器-CN98115816.1无效
发明人：吴咏诗;张进心;王安国 -专利权人：天津大学
申请日： 1998-07-10 - 公布日： 2003-05-28 - 主分类号： H03B21/00 文献下载
摘要：本发明涉及一种无中频输出电桥微波场效应晶体管平衡混频器，由于无中频输出电桥、电路的面积将大为减小，因而就可实现单片集成。本发明的平衡混频器在涉频输入端使用两个涉频输入电桥或移相器使加在场效应晶体管的射频信号与本振电压均幅值相等，相位相反，这样在中频输出端勿需电桥即可获得同样优良的性能，在射频端由于频率高，所用电桥或移相器的尺寸显著较小，因而就可以单片集成。
中频输出电桥微波场效应晶体管平衡混频器

[发明专利]可消除杂波信号(Spur)的直接数字频率合成器-CN00806326.5有效
发明人：布赖恩·桑德;温德尔·桑德 -专利权人：特罗皮亚恩公司
申请日： 2000-03-16 - 公布日： 2002-05-01 - 主分类号： H03B21/00 文献下载
摘要：本发明,通常的说,提供了一些改进的方法,用于生成清晰的、精确调制的波形,在其中至少部分地使用了数字技术。本发明的一个特征,是提供了“误差生成器”,用于生成数字信号,该信号体现了数字频率和模拟频率之间的频率误差。频率误差能够被用于数字积分,生成一段数字信号体现相位误差。“误差生成器”可以被引入PLL,其中模拟频率来自于PLL中的VCO的输出信号。对PLL输出信号进行直接调制可以以数字的形式进行。通过进一步提供辅助调制线路,并且在直接调制线路和辅助调制线路之间进行校准,调制特性能够从环路带宽限制中被分离出来。特别的,PLL的环路带宽可以被作得很低,以至于可以把杂波(spur)降低到任意低的水平(与DDS技术有关)。PLL的环路滤波器可以以数字的形式实现。使用数字环路滤波器通常需要使用高分辨率DAC。文中阐述了很多技术可以用来降低对DAC的分辨率要求。
消除信号 spur 直接数字频率合成器

[发明专利]双功双平衡混频器电路-CN95106588.2无效
发明人：小约翰·Ｐ·迪洛;王禾丰 -专利权人： OKI电气工业股份有限公司;OKI电信公司
申请日： 1995-05-24 - 公布日： 2001-03-07 - 主分类号： H03B21/00 文献下载
摘要：在多模式通讯装置中的用来连接多个信号路径的电路包括在非平衡状态可选择地用作调制开关的双平衡混频器电路。在应用于ＣＤＭＡ／ＦＭ蜂窝电话的发射单元时，该电路将ＣＤＭＡＩＦ信号路径与ＦＭ音频信号路径相连。这种该电路包括双平衡混频器，与ＰＬＬ电路和ＦＭ音频信号相连接。该混频器的一个输入端接收ＣＤＭＡ低ＩＦ信号，而另一个输入端与微处理机控制的开关相连接，用于在ＦＭ模式工作中能够使平衡混频器处于非平衡状态。$＃!
双功双平衡混频器电路

[实用新型]一种甚高频频率合成器-CN97239606.3无效
发明人：王丹妮;陈淑芳;边玉敏 -专利权人：中国科学院陕西天文台
申请日： 1997-05-12 - 公布日： 1998-12-02 - 主分类号： H03B21/00 文献下载
摘要：本实用新型涉及一种用于精密信号源的产生及科学试验、计量测试和通讯等应用领域的甚高频频率合成器,是由两个锁相环电路组成,采用了低噪声场效应晶体管LC振荡器及可编程分频器,应用变模分频技术解决了可变分频器工作速度的限制,实现了自动锁定上调和下调频率及两档步距的控制。具有综合频率分辨率高、信息频率稳定度好的特点,可广泛应用于甚高频应用技术领域。
一种甚高频频率合成器

1
2
下一页»
尾页
共 19 条