“dsp”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果21896个，建议您升级VIP下载更多相关专利

[实用新型]一种基带信号处理装置-CN201220747432.5有效
发明人：宋松伟;陈路;何云 -专利权人：重庆重邮信科通信技术有限公司
申请日： 2012-12-29 - 公布日： 2013-07-17 - 主分类号： H04W72/04 文献下载
摘要：本实用新型公开了一种基带信号处理装置，包括：MCU子系统；主DSP子系统；至少一个辅DSP子系统；所述MCU子系统与所述主DSP子系统通过数据接口和控制接口连接；所述MCU子系统和各辅DSP子系统通过数据接口连接；所述主DSP子系统和各辅DSP子系统通过控制接口连接。
一种基带信号处理装置

[发明专利]一种视频流解码方法及装置-CN201410377484.1在审
发明人：邝锐强 -专利权人：广州金山网络科技有限公司
申请日： 2014-08-01 - 公布日： 2014-10-22 - 主分类号： H04N21/44 文献下载
摘要：本发明实施例公开了一种视频流解码方法及装置，一种视频流解码方法，包括：检测数字信号处理器DSP缓冲区是否处于不饱和状态，所述DSP缓冲区用于缓存视频帧数据；如果是，则向DSP缓冲区中插入空白帧EOS，直至DSP缓冲区达到饱和状态；对DSP缓冲区内的帧数据进行解码。应用上述技术方案，在DSP缓冲区处于不饱和状态、DSP缓冲区中残留视频流不能被立即解码的情况下，本发明实施例能够采用向DSP缓冲区内插入不影响视频流播放效果的空白帧的方法，使该DSP缓冲区快速达到饱和状态
一种视频解码方法装置

[发明专利]一种多路麦克风输入效果调节电路-CN202211649332.3在审
发明人：王本银;梁启隆 -专利权人：广州飞达音响有限公司
申请日： 2022-12-21 - 公布日： 2023-04-04 - 主分类号： H04R1/08 文献下载
摘要：一种多路麦克风输入效果调节电路，包括多路麦克风信号输入电路和DSP；所述DSP包括DSP_FX效果模块和DSP_EQ动态处理模块；麦克风信号输入电路中，麦克风信号从卡农输入，经信号放大器和高低音调节器后分开两路信号，一路信号经总信号混合器输出到DSP_EQ动态处理模块，另一路信号依次经效果音量调节器、效果信号混合器、DSP_FX效果模块、总信号混合器后输出到DSP_EQ动态处理模块；主信号从DSP_EQ动态处理模块输出到高低分频器后分别进入到高低音功放放大本发明原理：独立分开DSP的效果通道及增加效果信号混合器，使得可以增加多路麦克风信号输入成为可能，完成麦克风效果的独立调节。
一种麦克风输入效果调节电路

[发明专利]一种用于EMIF并行总线的实时故障诊断和保护方法-CN202210372062.X在审
发明人：杨鑫;王海亮;陈玫志;余宝伟;陈松;胡良辉 -专利权人：中国航天科工飞航技术研究院（中国航天海鹰机电技术研究院）
申请日： 2022-04-11 - 公布日： 2023-10-24 - 主分类号： G05B19/042 文献下载
摘要：本发明提供了一种用于EMIF并行总线的实时故障诊断和保护方法，该方法包括：将FPGA中的内存区域划分为控制字地址域和状态字地址域；利用DSP向FPGA发送DSP写生命信号，FPGA将读取到的DSP写生命信号写入控制字地址域的第一预设地址内形成FPGA写生命信号，并且根据FPGA写生命信号生成FPGA读生命信号，存储在状态字地址域的第二预设地址内；利用DSP读取FPGA读生命信号形成DSP读生命信号；根据DSP发送的DSP写生命信号和读取的DSP与现有技术相比，本发明的技术方案能够解决现有技术中无法对DSP和FPGA之间的EMIF并行总线通信故障进行实时诊断和保护，导致牵引变流系统的安全性较低的技术问题。
一种用于 emif 并行总线实时故障诊断保护方法

[发明专利]一种提升283系列DSP维护效率的装置及方法-CN201210293798.4有效
发明人：康现伟;王胜勇;卢家斌;刘亮;李传涛;李四川;李海东 -专利权人：中冶南方（武汉）自动化有限公司
申请日： 2012-08-17 - 公布日： 2013-01-09 - 主分类号： G06F15/76 文献下载
摘要：本发明提供提升283系列DSP维护效率的装置及方法，包括与DSP连接的分频器和延时器；分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接，延时器的输出端与DSP的GPIO86/XA14和GPIO87/XA15管脚连接。时钟信号同时送给分频器和DSP，分频器对时钟信号的分频得到频率较低的时钟信号，并传给延时器；复位信号同时送给延时器和DSP，延时器使用该时钟信号对复位信号进行计数延时，然后将其输出给DSP的GPIO86/XA14和GPIO87/XA15管脚；延时器的延时时间内，操作人员完成仿真器与DSP之间的连接。
一种提升 283 系列 dsp 维护效率装置方法

[发明专利]一种逆变器软件在线远程维护方法-CN201510847957.4有效
发明人：卢远宏;孙琳琳 -专利权人：北京京仪绿能电力系统工程有限公司
申请日： 2015-11-27 - 公布日： 2018-11-23 - 主分类号： G06F8/65 文献下载
摘要：本发明涉及一种逆变器软件在线远程维护方法，步骤为：1)服务器和DSP均接入公共网络；2)服务器向DSP发送升级指令；3)DSP收到服务器发送的升级指令，在满足一定条件时，DSP生成一密钥A，密钥A存储于DSP中，且密钥A和同意升级指令封装为数据包向服务器发送，同时保证继续正常运行情况下，准备好接收新程序文件；4)服务器收到来自DSP的同意升级指令，则用密钥A将新程序文件加密，并将其传输给DSP；5)DSP本发明所述的方法，提高采用远程传输方式向DSP发送程序的过程中，新程序的完整性和正确性、传输过程安全性，防止被破解；尽可能保证逆变器正常运行，延长运行时间，避免电量损失。
一种逆变器软件在线远程维护方法

[发明专利]具有DSP引擎及增强上下文切换能力的中央处理单元-CN201680024470.9有效
发明人：迈克尔·卡瑟伍德;戴维·米基 -专利权人：密克罗奇普技术公司
申请日： 2016-04-29 - 公布日： 2021-09-03 - 主分类号： G06F9/30 文献下载
摘要：本发明揭示一种集成电路装置，所述集成电路装置具有：第一中央处理单元，其包含数字信号处理DSP引擎；及多个上下文，每一上下文具有CPU上下文及DSP上下文，所述CPU上下文具有多个寄存器，其中所述DSP上下文具有控制位及多个DSP寄存器，其中在所述集成电路装置的复位之后，所有DSP上下文的所述控制位连结在一起，使得写入到DSP上下文的所述控制位的数据被写入到所有其它DSP上下文的相应控制位，且仅在到另一上下文的上下文切换及所述另一DSP上下文的所述控制位中的至少一者的修改之后，从所述链路解离所述另一上下文的所述控制位以形成所述DSP上下文的独立控制位。
具有 dsp 引擎增强上下文切换能力中央处理单元

[发明专利]基于VC5509和CCSLink的DSP及语音信号处理一体化实验平台-CN201511002742.9有效
发明人：巩朋成;赵晓晴;潘甲;李婕;李仄立;张正文 -专利权人：湖北工业大学
申请日： 2015-12-25 - 公布日： 2018-08-24 - 主分类号： G09B19/00 文献下载
摘要：本发明公开了一种基于VC5509和CCSLink的DSP及语音处理一体化实验平台，主要解决了Matlab与DSP之间的直接转换以及调用。该实验平台包括DSP开发板、主控制板、XDS510 USB2.0 DSP仿真器、显示屏，该平台将输入的语音信号进行采集，并将采集到的语音数据传输到XDS510 USB2.0 DSP仿真器；主控制模板通过CCS Link启动XDS510 USB2.0 DSP仿真器；XDS510 USB2.0 DSP仿真器完成Matlab与DSP直接的转换、调用以及各种语音处理算法。本发明将Matlab、DSP、语音信号处理的实验平台集成化，形成一个集成一体化的实验平台。该平台不仅能够满足实验教学使用，而且能够进行项目开发，其功能完善，操作和应用都极为方便。
基于 vc5509 ccslink dsp 语音信号处理一体化实验平台

[发明专利]一种视频处理板、视频处理方法及视频处理平台-CN202110776945.2有效
发明人：鄢冬斌;李和伦;李宝龙;唐慧娟 -专利权人：四川赛狄信息技术股份公司
申请日： 2021-07-09 - 公布日： 2021-11-02 - 主分类号： H04N5/262 文献下载
摘要：本发明公开了一种视频处理板、视频处理方法及视频处理平台，包括DSP组件和FPGA，所述DSP组件与所述FPGA通信连接，所述FPGA设置有Camera‑link视频输入接口和Camera‑link复合视频输出接口，所述DSP组件包括第一DSP和第二DSP，所述第一DSP和所述第二DSP通信连接；一种视频处理平台，包括：调试底板、第一视频处理板和第二视频处理板，所述第一视频处理板和所述第二视频处理板均与所述调试底板电连接，且所述第一视频处理板和所述第二视频处理板之间通过所述调试底板通信；本发明通过在视频处理板中设置两个可并行处理的DSP，并通过FPGA协同两个DSP工作，实现原始视频电信号输入、视频数据分析处理、复合视频输出及通讯收发等功能
一种视频处理方法平台

[发明专利]一种面向异构多核/众核微处理器的自纠错启动系统-CN202110268292.7有效
发明人：王磊;罗恒;刘蓬侠;徐雪刚;艾明哲;伍玉良;胡佑焱;陈东泽;孙大为;郑琪 -专利权人：湖南长城银河科技有限公司
申请日： 2021-03-12 - 公布日： 2022-08-23 - 主分类号： G06F11/20 文献下载
摘要：本发明公开了一种面向异构多核/众核微处理器的自纠错启动系统，适用于含有多个/单个DSP核和多个/单个CPU核的处理器，其中DSP核包括DSP自纠错主启动核和DSP自纠错从启动核，CPU核和DSP从核作为自纠错启动系统的从核，DSP主启动核负责执行Boot主流程，并且基于EDAC模块保证Boot搬移程序的正确性；CPU核与DSP主/从核根据DSP主启动核设置的启动完成标志，判断入口地址是否有效，进而判断是否执行用户程序；Boot期间，DSP主启动核定期访问看门狗来保证处理器工作正常，否则看门狗可触发系统复位来避免软错误带来的处理器宕机问题。
一种面向多核微处理器纠错启动系统

[发明专利]一种联合验证DSP代码的方法-CN201911212622.X有效
发明人：葛磊 -专利权人：小唐科技（上海）股份有限公司
申请日： 2019-12-02 - 公布日： 2023-05-12 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种联合验证DSP代码的方法，包括：创建DSP用例参数表集合；利用MATLAB创建需验证DSP代码的MATLAB参考模型；在DSP代码中定义与MATLAB进行交互的数据；MATLAB依次读取DSP的一用例参数，每次读取后调用CEVA DSP调试进程进行运算；使用相同的用例参数调用MATLAB参考模型进行运算；将MATLAB参考模型的运算结果同CEVA DSP调试进程的运算结果比较，保存当前比较结果，若比较结果不一致，则同时保存当前用例参数、输入数据、MATLAB参考模型的运算结果和CEVA DSP调试进程的运算结果。使用上述方法在启动验证后不需要人工参与，提高了DSP代码验证流程的可靠性和效率，节省了时间和人力资源。
一种联合验证 dsp 代码方法

[发明专利]一种基于DSP控制的智能化电子琴-CN201310249152.0无效
发明人：苏刚 -专利权人：苏刚
申请日： 2013-06-21 - 公布日： 2013-09-11 - 主分类号： G10H1/34 文献下载
摘要：本发明涉及一种基于DSP控制的智能化电子琴，其包括：放大电路模块、扬声器模块、DSP核心处理模块、外接电源模块、8*8矩阵键盘模块，所述的上述模块与DSP核心处理模块相连构成了基于DSP控制的智能化电子琴，所述的放大电路模块、扬声器模块、DSP核心处理模块构成了基于DSP控制的智能化电子琴音频单元，所述的8*8矩阵键盘模块构成了音频信号的不同频率输出控制单元，所述的外接电源模块为DSP核心处理模块持续供电本发明基于一种基于DSP控制的智能化电子琴，以DSP核心处理模块定时输出不同音频频率信号为核心，以放大电路模块、扬声器模块、8*8矩阵键盘模块为控制扬声器输出途径，体积小巧、反映灵敏、使用方便，设备成本较低
一种基于 dsp 控制智能化电子琴

[发明专利]一种导航定位接收机内核程序在线更新方法-CN201110272521.9无效
发明人：宋建材;郑志鹏;张鹏;吕津;赵素文 -专利权人：中国船舶重工集团公司第七○七研究所
申请日： 2011-09-15 - 公布日： 2012-04-25 - 主分类号： G06F9/445 文献下载
摘要：本发明涉及一种导航定位接收机内核程序在线更新方法，包括：(1)启动控制计算机读取需要更新的DSP和FPGA源程序编译后的二进制文件；(2)控制计算机发送启动程序更新命令；(3)DSP程序更新模块执行测试FLASH操作；(4)DSP程序更新模块执行擦除FLASH操作；(5)DSP程序更新模块发送数据请求命令；(6)控制计算机将二进制文件拼装成数据帧发送给DSP程序更新模块；(7)DSP程序更新模块执行写入FLASH操作；(8)循环执行(5)(6)(7)直至完成写入全部二进制文件；(9)以DSP作为主设备，按PS方式对FPGA进行配置。本发明利用导航定位接收机的数据串口来更新DSP和FPGA的内核程序，并利用DSP来配置FPGA，解决了导航定位接收机集成封装后内核程序更新问题，提高了系统的工作效率，增强了其灵活性和软件兼容性。
一种导航定位接收机内核程序在线更新方法

[实用新型]一种提升283系列DSP维护效率的装置-CN201220408821.5有效
发明人：康现伟;王胜勇;卢家斌;刘亮;李传涛;李四川;李海东 -专利权人：中冶南方（武汉）自动化有限公司
申请日： 2012-08-17 - 公布日： 2013-02-27 - 主分类号： G06F15/76 文献下载
摘要：本实用新型提供提升283系列DSP维护效率的装置，包括与DSP连接的分频器和延时器；分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接，延时器的输出端与DSP的GPIO86/XA14和GPIO87/XA15管脚连接。时钟信号同时送给分频器和DSP，分频器对时钟信号的分频得到频率较低的时钟信号，并传给延时器；复位信号同时送给延时器和DSP，延时器使用该时钟信号对复位信号进行计数延时，然后将其输出给DSP的GPIO86/XA14和GPIO87/XA15管脚；延时器的延时时间内，操作人员完成仿真器与DSP之间的连接。
一种提升 283 系列 dsp 维护效率装置

[实用新型]基于TMS320F28335DSP与12864LCD的并行通讯设计-CN201520854661.0有效
发明人：赵晓文;时献江;王振猛;李凯;曹艺 -专利权人：哈尔滨理工大学
申请日： 2015-10-29 - 公布日： 2016-06-22 - 主分类号： G05B19/042 文献下载
摘要：本实用新型公开了一种基于TMS320F28335DSP与12864LCD的并行通讯设计，它涉及DSP采集信息技术领域。该系统主要包括：TMS320F28335DSP芯片、12864LCD显示屏。LCD12864的引脚1、20接GND,引脚2、15、19接VCC，引脚3接可调电阻，引脚16、17、18不接，数据位引脚7～14分别接到F28335DSP的XD0～XD7，指令/数据选择引脚4接到DSP的GPIO57，读/写引脚5接到DSP的GPIO56，使能引脚6接到DSP的GPIO54。通过编写程序对LCD初始化，并对LCD进行写命令、写数据、显示菜单编程，可以实现F28335DSP与12864LCD的并行通讯。本实用新型能实现TMS320F28335DSP与12864LCD的并行通讯，通讯稳定可靠，使用方便，操作简单。
基于 tms320f28335dsp 12864 lcd 并行通讯设计