“时钟序列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果307529个，建议您升级VIP下载更多相关专利

[发明专利]时钟校准方法、装置、电子设备及存储介质-CN202210366493.5在审
发明人：王东会;刘蓉杰;陈济洲;朱文博 -专利权人：湖南北云科技有限公司
申请日： 2022-04-08 - 公布日： 2022-07-29 - 主分类号： H04J3/06 文献下载
摘要：本发明实施例提供一种时钟校准方法，获取主时钟设备与从时钟设备之间的当前钟差、第一历史钟差序列和第二历史钟差序列，第一历史钟差序列的序列长度大于第二历史钟差序列的序列长度；根据当前钟差、第一历史钟差序列与第二历史钟差序列，计算从时钟设备的当前调整值；基于当前调整值与主时钟设备的时钟对从时钟设备的时钟进行校准。通过主时钟设备与从时钟设备之间的当前钟差、第一历史钟差序列和第二历史钟差序列来计算从时钟设备的当前调整值，基于当前调整值对从时钟设备的时钟进行校准，由于第一历史钟差序列和第二历史钟差序列的序列长度不同，所以当前调整值在时间维度上具有两重参考，降低了时间偏差，从而提高了时钟校准的准确性。
时钟校准方法装置电子设备存储介质

[发明专利]一种自适应串行时钟序列检测装置及方法-CN201910150540.0有效
发明人：汪欣;刘勤让;沈剑良;杨堃;吕平;宋克;李沛杰;朱珂;陈艇;张丽;丁旭;赵博;张文建;汤先拓;徐庆阳 -专利权人：天津芯海创科技有限公司;天津市滨海新区信息技术创新中心
申请日： 2019-02-28 - 公布日： 2023-03-07 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种自适应串行时钟序列检测装置及检测方法，装置包括时钟序列，时钟序列连接COM字符检测模块，COM字符检测模块连接PCIe时钟序列检测单元，PCIe时钟序列检测单元连接RapidIO时钟序列检测单元，RapidIO时钟序列检测单元输出检测结果。本发明能够实现串行检测RapidIO和PCIe两种协议时钟补偿序列，根据不同的时钟补偿序列自行选择检测模块串且同时关闭非当前协议检测模块，阻断非当前协议检测模块输入，避免数据流中出现另一协议时钟补偿序列的小概率事件造成的影响；本发明在检测出时钟补偿序列的同时，给出对应协议的指示，方便与之接口的模块向自适应硬件方向修改。
一种自适应串行时钟序列检测装置方法

[发明专利]时钟恢复的方法和装置-CN202111055763.2在审
发明人：赵建;张子恒;罗佳婷;郑博方 -专利权人：华为技术有限公司
申请日： 2021-09-09 - 公布日： 2023-03-14 - 主分类号： H04J3/06 文献下载
摘要：本申请提供了一种时钟恢复方法和装置，包括：在至少两个子载波的X偏振和Y偏振分别周期性地插入多个导频序列，X偏振上包括第一导频序列和第二导频序列，Y偏振上包括第三导频序列和第四导频序列，第一导频序列、第二导频序列、第三导频序列和第四导频序列不完全相同，每一导频序列包括m个导频符号，第一导频序列和第二导频序列中的导频符号交错排列，第三导频序列和第四导频序列中的导频符号交错排列；在至少两个子载波上发送数据信号，以进行时钟恢复该方法通过设计发送端的导频序列，在接收端接收并从导频信息提取时钟误差信息，进行重采样或插值来进行时钟恢复，使得接收端的时钟与发送端的时钟同步，进而实现时钟恢复。
时钟恢复方法装置

[发明专利]时钟校正方法与校正电路和参考时钟产生方法与产生电路-CN201610886076.8有效
发明人：林晏如 -专利权人：慧荣科技股份有限公司
申请日： 2016-10-11 - 公布日： 2020-07-03 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路。所述时钟校正方法包含以下步骤：接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案；依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作，以产生一均衡训练序列时钟；以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。本发明所公开的时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路不仅可减少芯片温度与工艺波动的影响，也几乎不会增加额外的电路面积与生产成本。
时钟校正方法电路参考产生

[发明专利]时钟校正方法与校正电路和参考时钟产生方法与产生电路-CN202010496350.7有效
发明人：林晏如 -专利权人：慧荣科技股份有限公司
申请日： 2016-10-11 - 公布日： 2023-03-14 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路。所述时钟校正方法包含以下步骤：接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案；依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作，以产生一均衡训练序列时钟；以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。本发明所公开的时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路不仅可减少芯片温度与工艺波动的影响，也几乎不会增加额外的电路面积与生产成本。
时钟校正方法电路参考产生

[发明专利]一种晶振时钟修正方法、装置、设备和介质-CN202110989141.0在审
发明人：钟振鑫;白浩;陈先锋;潘姝慧;高士森;周长城;肖东裕;袁智勇;黄秉开;雷金勇;李冠桥;唐立军 -专利权人：广东电网有限责任公司惠州供电局;南方电网科学研究院有限责任公司
申请日： 2021-08-26 - 公布日： 2021-11-19 - 主分类号： G06F30/20 文献下载
摘要：本申请公开了一种晶振时钟修正方法、装置、设备和介质，方法包括：获取当前时刻的晶振时钟与卫星时钟的误差序列，其中，误差序列中的误差数据包括卫星时钟的随机误差和晶振时钟的累计误差；对误差序列进行滤波处理，以滤除误差序列中的卫星时钟的随机误差，得到当前时刻的滤波后误差序列；将当前时刻的滤波后误差序列输入到预置误差预测模型中进行晶振时钟误差预测，得到下一时刻的晶振时钟的误差预测值；根据下一时刻的晶振时钟的误差预测值对下一时刻的晶振时钟进行修正，得到下一时刻的修正后晶振时钟，改善了现有技术通过GPS对晶振校频存在校正准确性不高的技术问题。
一种时钟修正方法装置设备介质

[发明专利]时钟同步方法、装置、系统、电子设备及可读介质-CN202110727740.5在审
发明人：张春天 -专利权人：中兴通讯股份有限公司
申请日： 2021-06-29 - 公布日： 2022-12-30 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种时钟同步方法、装置、系统、电子设备及可读介质，该方法包括：根据第一密匙时钟信号对初始密码序列进行采样，得到采样密码序列；将所述第一密匙时钟信号以及所述采样密码序列发送至从时钟装置，以使第二密匙时钟信号与所述第一密匙时钟信号的相位同步，所述第二密匙时钟信号由所述从时钟装置根据所述第一密匙时钟信号和所述采样密码序列确定。该方式能够借助密匙时钟信号的采样结果实现主时钟装置与从时钟装置的相位同步，提升了效率和精度。
时钟同步方法装置系统电子设备可读介质

[发明专利]一种自适应并行时钟序列检测装置及方法-CN201910151248.0有效
发明人：汪欣;沈剑良;刘勤让;宋克;杨堃;吕平;李沛杰;朱珂;陈艇;张丽;丁旭;汤先拓;赵博;张文建;王晓雪 -专利权人：天津芯海创科技有限公司;天津市滨海新区信息技术创新中心
申请日： 2019-02-28 - 公布日： 2022-03-18 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种自适应并行时钟序列检测装置及方法，装置包括时钟序列，并行连接第一选通器和第二选通器，第一选通器连接PCIe时钟序列检测单元，第二选通器连接RapidIO时钟序列检测单元，PCIe时钟序列检测单元一方面连接第三选通器，另一方面连接第一逻辑电路，第一逻辑电路一方面通过第二反相器连接RapidIO时钟序列检测单元，另一方面连接第二选通器；RapidIO时钟序列检测单元一方面连接第三选通器，另一方面连接第二逻辑电路，第二逻辑电路一方面通过第一反相器连接PCIe时钟序列检测单元，另一方面连接第一选通器。本发明可以兼容检测RapidIO、PCIe协议时钟补偿序列，提高硬件结构可重用性。
一种自适应并行时钟序列检测装置方法

[发明专利]移位m序列族扩展频谱RFID空中接口下行信道同步-CN201010116160.4有效
发明人：刘礼白 -专利权人：刘礼白
申请日： 2010-02-22 - 公布日： 2011-08-24 - 主分类号： H04B1/7073 文献下载
摘要：本发明移位m序列族扩展频谱RFID空中接口下行信道同步属短距离通信领域，与射频识别系统扩展频谱技术应用有关。本发明提出在读写器询问时段，标签从读写器发送移位m序列族扩展频谱信号中提取时钟。在标签应答时段，标签从读写器发送得受时钟浅调幅幅度键控调制的载波信号中提取时钟。标签时钟提取电路包括两个码沿时钟提取支路和注入同步振荡环组成。注入同步振荡环由注入或门和延时单元组成，是为了提纯时钟和保持时钟延续。数据时钟由移位m序列中设定特定的状态提取电路提取数据时钟，多进制编码移位m序列，按多进制数的指数由移位m序列中设定特定多状态提取电路提取数据时钟。
移位序列扩展频谱 rfid 空中接口下行信道同步

[发明专利]一种成像盒上的芯片及对数据写入进行响应的方法-CN201410404615.0有效
发明人：刘卫臣 -专利权人：珠海艾派克微电子有限公司
申请日： 2014-08-15 - 公布日： 2017-09-22 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种成像盒上的芯片及对数据写入进行响应的方法，为了克服现有技术中成像盒上的芯片无法按照自身的实际工作状况来调整数据写入的时机和速度，该方法包括产生内部时钟信号；接收外部时钟信号和写入数据信号；根据内部时钟信号对外部时钟信号和写入数据信号进行同步采样，分别获得时钟信号采样序列和数据信号采样序列；暂存时钟信号采样序列和数据信号采样序列；根据时钟信号采样序列对暂存的数据信号采样序列进行还原，获得待写入的数据；存储待写入的数据；其中，采样的频率高于外部时钟信号的频率。本申请实施例的芯片进行数据读写操作，无需跟随成像装置的时钟信号，丰富了芯片的工作能力，提高了芯片的适应能力和工作效率。
一种成像芯片数据写入进行响应方法

[发明专利]时钟同步方法、装置及存储介质-CN202011042756.4有效
发明人：周岭松 -专利权人：北京小米松果电子有限公司
申请日： 2020-09-28 - 公布日： 2022-08-23 - 主分类号： G06F1/12 文献下载
摘要：本公开涉及时钟同步方法、装置及存储介质，方法包括：在待同步时钟设备的第一时刻时，按照与第一时刻对应的第一声波频率序列，向基准时钟设备依次发送第一声波频率序列中包括的频率；接收基准时钟设备响应于第一声波频率序列而返回的第二声波频率序列；解析第二声波频率序列，获得第二时刻和第三时刻；根据第一时刻、第二时刻、第三时刻和接收到第二声波频率序列的第四时刻，确定待同步时钟设备和基准时钟设备之间的时间差；根据时间差对待同步时钟设备的时钟进行调整基于声波交互基准时钟设备和待同步时钟设备的时刻信息，有效地保证了基准时钟设备和待同步时钟设备时钟的一致性，从而提供稳健的立体声听音体验。
时钟同步方法装置存储介质

[发明专利]正交频分复用接收机中消除大采样时钟偏差的方法-CN200710071413.9无效
发明人：邹志永;陈继晖;赵小祥 -专利权人：杭州国芯科技有限公司
申请日： 2007-09-24 - 公布日： 2008-02-27 - 主分类号： H04L27/26 文献下载
摘要：本发明涉及一种OFDM接收机中消除大采样时钟偏差的方法。目前对于采样时钟偏差很大的系统，会出现环路无法捕获而导致整个系统同步失败。本发明首先将连续两个OFDM符号的频域信号中的导频提取出，并对对应位置的导频做共轭相关运算得到序列；然后将序列分别进行顺时钟旋转和逆时钟旋转得到左旋序列和右旋序列；取各个序列的求和后的绝对值最大的序列的旋转量作为大采样时钟偏差的估计值本发明的方法利用OFDM信号中的相临符号的连续导频的共扼相关结果，对采样时钟偏差大范围的扫描，可以准确估计出大采样时钟偏差，并有效地消除掉。
正交频分复用接收机消除采样时钟偏差方法

[发明专利]无前序信号也能建立时钟同步的无线寻呼接收机-CN93106795.2无效
发明人：近藤寿 -专利权人：日本电气株式会社
申请日： 1993-06-09 - 公布日： 1994-11-09 - 主分类号： H04Q7/02 文献下载
摘要：在由时钟同步电路、场强检测装置、同步检测装置和同步控制装置构成的无线寻呼接收机中，无线信号含有前序信号、呼叫号码信号和显示信息信号，该寻呼接收机利用内部时钟脉冲序列同步地对呼叫号码信号与显示信息信号进行解码，内部时钟脉冲在前序信号以外的时间间隔期间参照电场强度和内部时钟脉冲序列与数字信号序列之间的相位或频率差由时钟同步电路产生的。具体来讲，该内部时钟脉冲序列是当电场强度和相位或频率差变大时再次产生的，以便在接收无线信号期间，保持内部时钟脉冲序列的同步。
无前信号建立时钟同步无线寻呼接收机

[发明专利]数字倍频电路及修正时钟占空比的方法-CN201510875586.0有效
发明人：陈鹏;龚海波;范麟;吴炎辉;刘永光;徐骅;李明剑 -专利权人：重庆西南集成电路设计有限责任公司
申请日： 2015-12-02 - 公布日： 2018-06-12 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了数字倍频电路及修正时钟占空比的方法，数字倍频电路，包括延迟电路、边沿检测对齐电路、占空比修正电路、复位信号生成电路和时钟产生电路；其特征在于：延迟电路包括第一延迟序列、第二延迟序列、第三延迟序列和第四延迟序列，每个延迟序列均受边沿对齐电路输出的同一个延迟控制参数的控制；边沿检测对齐电路接收第四延迟序列输出的信号，同时接收与基准时钟同相位的信号，并将二个信号进行相位比较，输出延迟控制参数到四个延迟序列；占空比修正电路接收时钟产生电路输出的时钟信号，同时接收第一延迟序列输出的信号，生成倍频时钟信号；本发明电路稳定可靠，具有面积小，可移植性好等优点，可广泛应用在通讯等领域。
延迟倍频电路对齐电路时钟占空比占空比修正边沿检测时钟信号序列输出延迟电路复位信号生成电路修正时钟产生电路延迟控制参数产生电路电路输出电路稳定基准时钟接收时钟可移植性控制参数输出延迟相位比较同相位输出通讯应用

[发明专利]一种电表时钟漂移产生的结算偏差计算方法、装置及设备-CN201911164249.5在审
发明人：龚学良;刘嘉逊;姚星安;曾智健;詹卫许;鄂宇航;张杰;杨威;吴敬慧;李凯欣;杨柳 -专利权人：广东电力交易中心有限责任公司
申请日： 2019-11-22 - 公布日： 2020-03-31 - 主分类号： G01R35/04 文献下载
摘要：本发明公开了一种电表时钟漂移产生的结算偏差计算方法，步骤包括：获取用电负荷序列数据及电价序列数据；利用所述用电负荷序列数据及所述电价序列数据计算出无时钟漂移的结算电费；从智能电表中采集漂移时间；利用所述漂移时间计算出时钟漂移后的结算电费；求解时钟漂移后的结算电费与无时钟漂移的结算电费的偏差值。本发明提供了一种电表时钟漂移产生的结算偏差计算方法、装置及设备，能够计算出电表时钟发生漂移后产生的结算偏差。
一种电表时钟漂移产生结算偏差计算方法装置设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条