“并行实现”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6071161个，建议您升级VIP下载更多相关专利

[发明专利]实现脚本并行执行的方法-CN02152553.6无效
发明人：戎兵;杨晓惠 -专利权人：华为技术有限公司
申请日： 2002-11-17 - 公布日： 2004-06-02 - 主分类号： H04B17/00 文献下载
摘要：一种实现脚本并行执行的方法，它包括这样的过程：建立一套能够实现脚本并行的命令，将其存放在扩展库中，在需要脚本并行的情况下，把扩展库中的命令加载到内存；执行扩展库中的命令，实现脚本并行。其效果是使并行执行不依赖于具体的测试工具，对于支持TCL语言的测试仪器和工具来说可以通用，编写的测试脚本能够灵活控制，能够在同一个脚本文件上实现多个并行执行的动作。
实现脚本并行执行方法

[发明专利]一种基于MPICH+OPENMP的国产化并行计算架构和方法-CN202210312276.8有效
发明人：赵漫菲;储一光;王浩枫 -专利权人：北京计算机技术及应用研究所
申请日： 2022-03-28 - 公布日： 2023-06-09 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及一种基于MPICH+OPENMP的国产化并行计算架构和方法，属于并行计算领域。本发明基于MPICH+OpenMP混合架构构建，通过实现对于计算算法的混合并行加速达到提高计算效率的效果。基于MPICH并行架构的粗粒并行实现节点间的并行计算，包含节点间的任务分发，数据汇集同步等功能。基于OpenMP并行架构的细粒并行计算实现节点内部CPU核之间的算法层面的并行计算。并行加速平台可灵活应用于飞腾、龙芯等国产硬件平台，中标麒麟、银河麒麟等国产操作系统。本发明可以根据并行计算节点系统资源自动调整并行线程数量实现分配并行线程实现算力的最大化利用，相比传统MPI并行拥有更好的稳定性与灵活性，同时弥补了OpenMP只支持单一计算节点的缺点。
一种基于 mpich openmp 国产化并行计算架构方法

[发明专利]一种GPU用抗量子攻击XMSS签名方法并行实现方法及系统-CN202211601017.3在审
发明人：董小社;王子衡;康晏;陈衡 -专利权人：西安交通大学
申请日： 2022-12-13 - 公布日： 2023-04-25 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种GPU用抗量子攻击XMSS签名方法并行实现方法及系统，通过两层并行方法，包括第一层结构上的并行，第二层的Winternitz一次性签名相关结构和L树构建的并行，结合多级并行方案的决策，得到一个GPU上抗量子攻击XMSS签名方法的并行高效实现。通过两层并行方法，包括第一层结构上的并行，第二层的相关结构和L树构建的并行，结合多级并行方案的决策，实现了XMSS算法在GPU上的高效并行执行。
一种 gpu 量子攻击 xmss 签名方法并行实现系统

[发明专利]一种利用图形处理器GPU实现的并行RS译码方法-CN201210453928.6有效
发明人：魏耀都;张拯宁;朱翔宇;战勇杰 -专利权人：航天恒星科技有限公司
申请日： 2012-11-13 - 公布日： 2013-02-20 - 主分类号： H03M13/15 文献下载
摘要：一种利用图形处理器GPU实现的RS并行译码方法，以连接有一个或多个GPU的通用计算机作为硬件平台，将RS译码分为数据读写与初始化、并行译码两部分，利用GPU内具有大量计算核心的特点，同时对多个RS码字进行译码，实现并行译码。并行译码被分解为4个步骤，对每个步骤均设计并行处理方法，使整个译码过程实现并行化，提高RS译码的速率。当译码速率上限不足时可以通过增加GPU计算核心数量实现经济的升级。本发明根据卫星地面接收系统的要求，采用连接有GPU的通用计算机作为硬件平台，通过GPU内部计算核心的两层并行结构实现高速并行RS译码，在实现高速并行RS译码的前提下经济的实现译码速率上限的升级，成本低，易于实现。
一种利用图形处理器 gpu 实现并行 rs 译码方法

[发明专利]一种面向MPI的Serverless并行计算方法及其系统-CN202210837029.X在审
发明人：袁雨馨;史骁;赵晓芳 -专利权人：中国科学院计算技术研究所
申请日： 2022-07-15 - 公布日： 2022-11-18 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种面向MPI的Serverless并行计算方法及其系统，其中方法包括：动态地址映射步骤，建立函数名与对应的网络地址之间的映射关系，并对Serverless并行计算平台的普通函数与并行函数统一编制；计算模型构建步骤，在该Serverless并行计算平台中构建并行函数管理运行时环境、并行函数地址访问机制、并行函数调度机制，并通过函数副本机制实现对并行计算模型的支持，将函数副本集合内的各函数与各并行计算进程建立对应关系，以利于并行计算进程的执行；及并行计算实现步骤，由该Serverless并行计算平台实现MPI并行计算进程。本发明解决Serverless环境下IP寻址问题、并行函数调用问题、差异化并行协作执行问题。
一种面向 mpi serverless 并行计算方法及其系统

[发明专利]一种适合于FPGA实现的高速通信并行数字调制方法-CN201410095423.6有效
发明人：林长星;邓贤进;陆彬;吴秋宇;陈龙;张健 -专利权人：中国工程物理研究院电子工程研究所
申请日： 2014-03-14 - 公布日： 2017-07-25 - 主分类号： H04L27/32 文献下载
摘要：本发明涉及一种适合于FPGA实现的高速通信并行数字调制方法，是通过将待传输的高速比特流串并转换为低速并行比特流，将所述低速并行比特流进行星座图符号映射，得到并行数据；然后对并行数据分别进行高速并行成型滤波，再进行并行数字上变频得到并行低中频调制信号；最后将并行低中频调制信号转换为模拟信号发送出去；本发明通过全并行技术设计了一套利于FPGA实现的高速调制方法，该方法具有硬件资源消耗小，易于FPGA流水线实现，可以突破器件速率限制，在较低的器件时钟频率下实现极高的数据调制等优点；通过在实际硬件平台上的测试表明，基于本调制构架，可以在156.25MHz的时钟频率下实现5Gbps的数据调制。
一种适合于 fpga 实现高速通信并行数字调制方法

[发明专利]用于联邦学习的计算任务加速处理方法、装置及设备-CN202011131111.8有效
发明人：杨林彬;胡水海;陈天健;黄启军;陈瑞钦;陈振南 -专利权人：深圳致星科技有限公司;深圳前海微众银行股份有限公司
申请日： 2020-10-21 - 公布日： 2022-04-01 - 主分类号： G06F9/46 文献下载
摘要：本说明书的实施例提供用于实现计算任务加速处理的方法及装置。在该方法中，从外部设备接收计算任务和计算数据；根据计算任务的操作类型和计算数据的数据大小确定计算任务的并行计算方案，所述并行计算方案包括并行计算分块的数目以及各个并行计算分块的分块线程资源分配方案，各个并行计算分块内利用所分配的多个线程来实现并行计算然后，根据分块线程资源分配方案来调用并行计算架构执行并行计算得到计算结果；并且将计算结果提供给外部设备。利用该方法，可以使用基于分块并行和线程并行的双层并行处理方案来高效地实现计算任务并行处理。
用于联邦学习计算任务加速处理方法装置设备

[发明专利]一种海洋数值模式并行框架的设计方法-CN201610243750.0有效
发明人：沈飙;苗春葆;林霄沛;李明悝;钱成春;宋振亚;刘海行;张从 -专利权人：中国海洋大学
申请日： 2016-04-14 - 公布日： 2019-05-03 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种海洋数值模式并行框架的设计方法，通过对典型的海洋数值模式的计算特征进行分析，将并行功能模块与物理过程计算模块分离开来，并将并行功能封装成一个独立的模块。并行框架的设计只需关注并行功能的实现和并行效率的优化，无需关注具体求解的物理问题，从而具有高度的通用性；而海洋数值模式的开发可以使用并行框架实现并行化，从而可以从数据分解、进程间通讯、并行输入输出等繁琐的细节中解脱出来，更加专注于物理过程的实现。
一种海洋数值模式并行框架设计方法

[发明专利]图像处理单元上并行CRC实现-CN202080072279.8在审
发明人： A·米勒 -专利权人：辉达公司
申请日： 2020-08-28 - 公布日： 2022-05-27 - 主分类号： H04L1/00 文献下载
摘要：例如，在至少一个实施例中，根据本文所述的各种新技术，输入数据序列被分布在GPU线程之中用于并行计算输入数据序列的总体CRC值。
图像处理单元并行 crc 实现

[发明专利]实现Modbus传输的并行测温法-CN201510003615.4有效
发明人：崔晨;刘金亭;赵勇;鞠政 -专利权人：上海自动化仪表股份有限公司
申请日： 2015-08-04 - 公布日： 2015-07-29 - 主分类号： G08C19/00 文献下载
摘要：本发明公开了一种实现Modbus传输的并行测温法，涉及测温法领域，其中，Modbus主站接收DCS分散处理单元的Modbus请求中断报文，Modbus主站将报文通过Modbus通信单元传输给微处理器，微处理器据此进行测量通道选择并进行本发明实现基于Modbus传输时，能够并行测温，使得运用该方法的一台工业仪表可以同时测得多个测控点的温度，从而进一步降低仪表成本、降低布线复杂性、简化操作、提高效率。
实现 modbus 传输并行测温

[发明专利]实现具有串行语义的并行循环-CN201110172658.7有效
发明人： J·M·斯托尔;C·O·哈根洛赫;J·B·梅瑟利;J·J·乌格宁 -专利权人：微软公司
申请日： 2011-06-16 - 公布日： 2011-12-21 - 主分类号： G06F9/38 文献下载
摘要：本文描述了实现具有串行语义的并行循环。本发明延及用于实现具有串行语义的并行循环的方法、系统和计算机程序产品。本发明的各实施例提供语义变换和代码生成器模式，其提供具有串行循环语义的更高效的并行循环实施方式。本发明的各实施例支持for循环本体内的赋值，支持for循环本体内的中断/返回构造、以及将串行构造转换成并行构造的运行变换。
实现具有串行语义并行循环

[发明专利]水下声场模型BELLHOP并行实现方法-CN202110430941.9有效
发明人：张成峰;魏志强;贾东宁;韩恒敏;许佳立;郑晨 -专利权人：中国海洋大学;青岛海洋科学与技术国家实验室发展中心
申请日： 2021-04-21 - 公布日： 2022-10-14 - 主分类号： G06F30/20 文献下载
摘要：本申请公开了一种水下声场模型BELLHOP并行实现方法。所述水下声场模型BELLHOP并行实现方法包括：获取耦合预报区域信息；根据工作主核数量，拆分所述耦合预报区域信息，从而为每一个主核分配一个待耦合预报区域；每个主核获取分配的待耦合预报区域的预报信息；每个主核根据与其连接的从核的数量将所述预报信息进行拆分
水下声场模型 bellhop 并行实现方法

[发明专利]流程分支并行汇聚的实现方法-CN200810237961.9无效
发明人：付金涛;胡清;李传义;王建华;聂文婷 -专利权人：山东浪潮齐鲁软件产业股份有限公司
申请日： 2008-12-04 - 公布日： 2009-07-08 - 主分类号： G06Q10/00 文献下载
摘要：本发明提供一种流程分支并行汇聚的实现方法。本方法分为两部分：1.流程定义中计算汇聚环节及汇聚中间环节，具体实现为首先查找发散环节到流程结束环节之间所有的路径，再查找第一个在这些路径中全部出现的环节，此环节即为发散环节对应的汇聚环节。
流程分支并行汇聚实现方法

[发明专利]3G协议的turbo码并行译码方法及装置-CN201410790475.5在审
发明人：杜凡平 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2014-12-18 - 公布日： 2016-07-20 - 主分类号： H03M13/27 文献下载
摘要：本发明提供了一种3G协议的turbo码并行译码方法，其关键在于：采用并行交织技术实现并行译码。所述并行交织技术的具体实现方法是：首先，将数据存储空间按照交织矩阵的方式划分，要求交织矩阵的每一行都有独立的存储空间；其次设置并行度，要求所述并行度不能大于交织矩阵的行数；再次，确定并行块长度，要求所述并行块长度与交织矩阵行数互质；然后，并行计算并行度个独立的交织地址，计算并行块长度次，最后，根据所述并行交织地址，对数据存储空间进行并行读写。发明还提供了一种3G协议的turbo码并行译码装置。
3g 协议 turbo 并行译码方法装置

[发明专利]一种用于串行接口的并行数据位宽变换电路-CN201910243521.2有效
发明人：王自强;李貌;张春;王志华 -专利权人：清华大学
申请日： 2019-03-28 - 公布日： 2020-10-27 - 主分类号： G06F13/40 文献下载
摘要：一种用于串行接口的并行数据位宽变换电路，包括发射端并行数据位宽变换电路和接收端并行数据位宽变换电路。在高速串行接口发射端，数据源根据要求输入10/20/40位的并行数据，经过发射端并行数据位宽变换电路，输出40位的并行数据，供实现并串转换功能的发射机使用。在高速串行接口接收端，实现串并转换功能的接收机恢复出40位的并行数据，经过接收端并行数据位宽变换电路，根据要求输出10/20/40位并行数据，供信号处理电路使用。该并行数据位宽变换电路结构简单，延时较小，易于实现。
一种用于串行接口并行数据变换电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条