|
|
钻瓜专利网为您找到相关结果 13590211个，建议您 升级VIP下载更多相关专利
- [发明专利]复位装置-CN200710167081.4有效
-
安部修平
-
三美电机株式会社
-
2007-10-31
-
2008-05-07
-
H03K17/22
- 本发明提供一种即使在电源电压中有急剧变化，CMOS反相器也不发生误动作，稳定地输出复位信号的复位装置。作为输入电源电压、根据该电源电压的大小输出复位信号的复位装置，具有电源电压监视部和复位信号输出部。电源电压监视部具有比较器，其输入根据所述电源电压的大小检测到的检测电压、和成为所述复位信号的反相基准的基准电压，进行所述检测电压和所述基准电压的比较，输出与比较结果对应的输出电压。所述复位信号输出部把从该电源电压监视部输出的所述输出电压供给由CMOS构成的反相器，输出所述复位信号，在构成所述反相器的P沟道MOS晶体管和电源电压线之间，和/或在N沟道MOS晶体管和接地线之间设置阻抗单元
- 复位装置
- [实用新型]复位装置-CN200920000209.2无效
-
袁雪;罗炜
-
中兴通讯股份有限公司
-
2009-01-05
-
2009-11-18
-
G06F1/24
- 本实用新型公开了三种复位装置，其中一种复位装置包括第一芯片，以及通过复位电路与第一芯片连接，通过低电平实现对第一芯片的复位控制的第二芯片和第三芯片，复位电路包括：三极管电路D1，其基极连接至第二芯片的输出复位管脚，集电极连接至第一芯片的输入复位管脚，并且集电极通过电阻R1上拉到电源，发射极接地；肖特基二极管D2，其正极连接至第一芯片的输入复位管脚，负极连接至第三芯片的输出复位管脚。本实用新型消除了复位引起的干扰。
- 复位装置
- [发明专利]复位装置-CN201180000668.0无效
-
韩睿谱;刘光辉
-
华为技术有限公司
-
2011-04-13
-
2011-09-28
-
H03K17/22
- 本发明实施例涉及一种复位装置，包括：同步处理模块、时钟检测模块和信号产生模块。同步处理模块对获取的外部复位信号和主时钟信号进行同步处理，生成同步复位信号并传送给信号产生模块；时钟检测模块采用获取的辅助时钟信号对获取的主时钟信号进行检测，当主时钟信号异常时，生成主时钟异常指示信号并传送给信号产生模块信号产生模块，根据所述同步复位信号和所述主时钟异常指示信号，生成内部复位信号并输出。采用本发明提供的复位装置，当主时钟丢失时，仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。
- 复位装置
- [发明专利]复位方法和复位装置-CN202110384115.5在审
-
金科;梁宏民
-
华为技术有限公司
-
2021-04-09
-
2022-10-18
-
G06F1/24
- 本申请提供了一种复位方法和复位装置。该方法应用于包括多个逻辑器件的设备，通过多个逻辑器件中的第一逻辑器件和第二逻辑器件分别产生复位信号，该复位信号用于将上述多个逻辑器件的内部程序复位成初始状态；将上述第二逻辑器件产生的复位信号从第二逻辑器件传输至上述第一逻辑器件；在上述第一逻辑器件的内部程序未按照该第一逻辑器件产生的复位信号进行复位的情况下，基于上述第二逻辑器件产生的复位信号，将该第一逻辑器件的内部程序复位成初始状态。上述复位方法和复位装置能够在一定程度上减少物料的成本，同时有利于提高系统复位的可靠性。
- 复位方法装置
- [发明专利]复位装置及复位方法-CN201810651177.6有效
-
王宏兵
-
迈普通信技术股份有限公司
-
2018-06-22
-
2023-03-21
-
G06F11/14
- 本申请提供一种复位装置及复位方法。所述复位装置包括电性连接的CPU及DRAM，其中，所述CPU包括一DRAM控制器。所述DRAM控制器用于基于在第一时刻接收的软件复位信号向所述DRAM发送自刷新命令，以使所述DRAM通过执行所述自刷新命令进入自刷新模式。所述CPU用于基于在第二时刻接收的硬件复位信号进行硬件复位，其中，所述第一时刻在所述第二时刻之前。由此可以让DRAM进入自刷新模式，从而保证在CPU复位期间DRAM中保存的数据不会丢失，并且，还可以解决因复位不彻底导致的CPU工作不稳定的问题。
- 复位装置方法
- [实用新型]复位电路、复位装置以及控制装置-CN202023345243.9有效
-
张子睿;刘延飞
-
卧安科技（深圳）有限公司
-
2020-12-31
-
2021-08-20
-
H03K17/22
- 本申请公开了复位电路、复位装置以及控制装置，通过第一开关电路当导通时根据电源输出的输入电压输出第一电压，按键电路断开时控制第一开关电路的控制端置于第一电平状态以驱动第一开关电路导通，接通时对储能电路进行放电并控制第一开关电路的控制端置于第二电平状态以驱动第一开关电路断开第二开关电路基于充电电压导通用电负载的供电回路，并当储能电路放电至充电电压低于预设值时关断供电回路，限流电路对储能电路的放电电流进行限流，实现通过对按键电路进行持续第一时长的接通操控来实现对用电负载的复位，无需通过处理器复位实现对用电负载的复位，使用电负载的复位不受限于处理器的控制。
- 复位电路装置以及控制
- [发明专利]复位方法及复位控制装置-CN201010167811.2有效
-
邓志吉
-
北京星网锐捷网络技术有限公司
-
2010-04-30
-
2010-09-22
-
G06F1/24
- 本发明提供一种复位方法及复位控制装置，其中方法包括：接收到复位信号后，指示CPU执行信息收集操作及数据保存操作，并启用一级硬件定时器；当CPU执行信息收集操作及数据保存操作的延迟时间使一级硬件定时器超时时执行信息收集操作及数据保存操作时发生的延迟次数使二级硬件定时器超时时，指示CPU停止执行信息收集操作但继续执行数据保存操作，并启用三级硬件定时器；当CPU执行数据保存操作时发生的延时次数使三级硬件定时器超时时，发出整机复位指示信号，指示电子设备进行整机复位。本发明在尽量避免用户数据丢失的同时，完成了整机复位操作，具有更高的可靠性和稳定性。
- 复位方法控制装置
- [发明专利]数据存储装置的复位方法、复位装置及复位系统-CN201780001502.8有效
-
段维虎;其他发明人请求不公开姓名
-
广州众诺电子技术有限公司
-
2017-11-08
-
2021-03-30
-
B41J2/175
- 一种数据存储装置的复位方法、复位装置及复位系统，复位方法包括如下步骤：获取成像设备向数据存储装置(200)发送的指令(步骤S1)；获取数据存储装置(200)中第一地址的数据(步骤S2)；判断指令是否为读取数据存储装置(200)中第二地址的数据的指令(步骤S3)；若是，则切断成像设备与数据存储装置(200)的通信，并将第一地址的数据发送至成像设备(步骤S4)；接通成像设备与数据存储装置(200)的通信，通过成像设备对数据存储装置(200)的进行复位(步骤S5)。通过成像设备与数据存储装置(200)的自身通信规律及加密算法来实现复位，由于成像设备本身知道数据存储装置的加密算法及秘钥，无需破解对数据存储装置(200)的加密算法，就能实现对数据存储装置复位，复位效率及成功率均非常高
- 数据存储装置复位方法系统
- [发明专利]一种DFT复位电路、复位装置以及复位方法-CN202210745102.0在审
-
不公告发明人
-
成都爱旗科技有限公司
-
2022-06-27
-
2022-09-23
-
G01R31/28
- 本发明公开一种DFT复位电路、复位装置以及复位方法，涉及数字电路技术领域，以在DFT测试中对待测逻辑单元进行复位管理时，减少占用芯片上的功能管脚。所述DFT复位电路包括：扫描信号提供单元以及复位信号提供单元。扫描信号提供单元的输出端通过复位信号提供单元与待测逻辑单元的扫描输入端电连接，复位信号提供单元的输出端与待测逻辑单元的复位端电连接。扫描信号提供单元包括扫描管脚，扫描信号提供单元用于根据扫描管脚提供的扫描输入信号，向复位信号提供单元提供第一扫描输出信号。复位信号提供单元用于根据第一扫描输出信号分别向待测逻辑单元的扫描输入端提供第二扫描输出信号，以及向待测逻辑单元的复位端提供第一复位信号。
- 一种dft复位电路装置以及方法
|
