专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果11137个,建议您升级VIP下载更多相关专利
  • [实用新型]分频-CN201520835032.3有效
  • 袁永斌 - 上海源斌电子科技有限公司
  • 2015-10-26 - 2016-07-27 - H03L7/18
  • 本实用新型提供了一种预分频器,包含:包含输入端、反馈端和输出端的接收单元;逐级连接的多个分频单元,其中,每个分频单元中前一级输出端与后一级控制端相连,至少一个所述分频单元的输出端通过所述反馈端与所述接收端相连,其中,第一个分频单元的输入端连接所述接收单元的输出端,所述第一个分频单元的控制端连接系统时钟输出端,后续的分频单元根据所接收的信号进行分频处理。本实用新型仅由第一个分频单元处于高频的时钟信号控制,其他分频单元均处于低频时钟信号,能够大大降低预分频器的功耗和提高信号处理速度达到10GHz。
  • 分频器
  • [实用新型]任意整数分频器及锁相环系统-CN201921498032.3有效
  • 陈冠旭;彭振宇;韩智毅 - 广东华芯微特集成电路有限公司
  • 2019-09-09 - 2020-05-19 - H03K23/66
  • 本申请提供一种任意整数分频器及锁相环系统。任意整数分频器包括分频模块和逻辑运算模块。分频模块的第一输入端作为任意整数分频器的第一输入端,用于接收第一信号;分频模块的第二输入端作为任意整数分频器的第二输入端,用于接收控制信号;分频模块的输出端连接逻辑运算模块的第一输入端;逻辑运算模块的输出端作为任意整数分频器的输出端;逻辑运算模块的输出端连接分频模块的第三输入端和逻辑运算模块的第二输入端。本申请提供的任意整数分频器结构简单,易于实现。
  • 任意整数分频器锁相环系统
  • [发明专利]一种音频时钟恢复方法、接收终端和装置-CN202211737404.X在审
  • 陶涛;司派发 - 青岛信芯微电子科技股份有限公司
  • 2022-12-31 - 2023-04-28 - H04L7/033
  • 本发明公开一种音频时钟恢复方法、接收终端和装置,首先根据锁相环电路的输入时钟和预设的晶振时钟,确定第一分频系数,根据该输入时钟、预设的高频时钟和音频时钟相关信息,确定第三分频系数,以使第一分频器基于第一分频系数,得到参考时钟,第三分频器基于第三分频系数,得到音频时钟,然后根据第一分频系数、第三分频系数和音频时钟相关信息,确定第二分频系数和第四分频系数,以使第二级分频器基于第二分频系数和第四分频系数,得到输出时钟相比直接使用音频时钟相关信息作为分频系数,可以使锁相环电路工作在更佳的工作范围内,从而可以降低锁相环电路输出的音频时钟的误差,提高音频时钟的准确度。
  • 一种音频时钟恢复方法接收终端装置
  • [发明专利]一种锁相环的频率锁定检测电路-CN02139945.X有效
  • 李家栋;林满院;周海牛 - 深圳市中兴通讯股份有限公司
  • 2002-12-24 - 2004-07-07 - H04L7/033
  • 本发明提供一种锁相环的频率锁定检测电路,包括两个由N个两分频器组成的两分频器组,比较脉冲发生器和上升沿触发器;第一两分频器组用于产生输入信号的分频信号,其中每一个两分频器的输出分频信号都输入至比较脉冲发生器;比较脉冲发生器用于将第一两分频器组输出的N个分频信号进行逻辑运算,得到一个具有一定脉宽的比较脉冲波形,输出到上升沿触发器的输入端;第二两分频器组的输入信号经过N个分频分频后的信号分别输出到第一分频器组各个两分频器的复位端以及上升沿触发器的时钟端本发明结构简单,并且采用两分频器作为基本单元,可靠性高,易于实现,有利于减少电路版图面积。
  • 一种锁相环频率锁定检测电路
  • [发明专利]直接数字插值合成-CN200780036129.6有效
  • 黄云腾 - 硅谷实验室公司
  • 2007-09-25 - 2009-09-16 - H03L7/00
  • 一种时钟合成电路,包括Δ-∑调制器,该Δ-∑调制器接收分频比并产生整数部分和数字量化误差(分数部分)。分数-N分频器根据对应于该整数部分的分频控制值对所接收的信号进行分频,并产生已分频信号。相位内插器根据该数字量化误差调整该已分频信号的相位,由此降低与该分数-N分频器相关的噪声。
  • 直接数字合成
  • [发明专利]一种高速8分频和9分频双模预分频电路-CN201710822382.X在审
  • 吴建辉;陈怀昊;黄成;李红 - 东南大学;东南大学—无锡集成电路技术研究所
  • 2017-09-13 - 2018-01-09 - H03L7/18
  • 本发明公开了一种高速8分频和9分频双模预分频电路,可应用在任意分频模式的预分频电路中,实现提升工作速度,增加电路稳定性的效果。当应用在高速8/9双模预分频电路中,包括第一级2/3分频电路(Div‑2/3)、异步4分频电路、同步D触发器(DFF3)和模式控制逻辑门,其中,异步4分频电路包含两个串接的D触发器即第一D触发器(DFF1)和第二D触发器(DFF2),模式控制逻辑门包括一个或非门(nor)和一个与非门(nand);时钟信号(CLK)作为待分频的输入信号,第二D触发器(DFF2)正相输出信号Q作为分频后的输出时钟信号(OUT),通过模式控制信号(MC)选择8分频模式或9分频模式,该电路适用于低电源电压工作条件。
  • 一种高速分频双模电路
  • [实用新型]太阳能分频聚热装置及具有其的太阳能发电系统-CN201420431128.9有效
  • 陈兴邦;蔡橦;陈柏杰;陈立崇;罗仕达;钟暖傍;林慧 - 陈兴邦
  • 2014-07-31 - 2014-12-31 - F24J2/05
  • 本实用新型公开了一种太阳能分频聚热装置及具有其的太阳能发电系统,太阳能分频聚热装置包括:分频聚热部件,分频聚热部件为沿第一方向延伸的管状,其包括:透光部,透光部沿第一方向延伸;分频部,分频部沿第一方向延伸,且与透光部相对,太阳光经过透光部后入射至分频部,分频部将太阳光中波长大于1100nm的红外光反射和将其余波长的光透射;以及,吸热部,吸热部连接在透光部与分频部之间,吸热部用于接收经分频部反射的波长大于1100nm的红外光;储热工质,储热工质流经分频聚热部件;以及保温部件,保温部件设置于分频聚热部件的外部。本实用新型的太阳能分频聚热装置,可以无温度限制地利用太阳能中的热能,并且无需大量光学元件,成本低。
  • 太阳能分频装置具有发电系统
  • [实用新型]一种锁相环高速分频电路-CN202021525390.1有效
  • 曾启明;宋荣;张瑀 - 深圳职业技术学院
  • 2020-07-28 - 2021-02-05 - H03L7/18
  • 本实用新型公开一种锁相环高速分频电路,包括从输入到输出依次电连接的鉴相器、荷泵、环路滤波器、压控振荡器,所述鉴相器的信号输入端、环路滤波器的信号输出端、压控振荡器的信号输出端之间电连接有两级分频器结构,所述两级分频器结构从输入到输出依次包括三级注入锁定分频器和多模分频器。本实用新型提供的一种锁相环高速分频电路,针对5.8GHz锁相环,采用了两级分频器结构,即预分频器加多模分频器的方式,通过高性能、高速的预分频电路将频率迅速降低至常规频段,进而可以采用相对成熟的数字分频技术作为第二级分频本实用新型解决了锁相环中大分频系数带来的稳定性问题,从而解决了锁相环的高频瓶颈。
  • 一种锁相环高速分频电路
  • [发明专利]分频电路和使用其的多模式无线电设备-CN200580002965.3有效
  • 细川嘉史;齐藤典昭;松尾道明;清水克人 - 松下电器产业株式会社
  • 2005-03-02 - 2007-02-07 - H04B1/40
  • 由于需要和无线电系统一样多的分频器,所以传统多模式无线电设备具有大电路规模的分频部分。一种分频部件(22),包括:分频器(19),用于划分本地振荡器的频率,分频器(20),用于划分分频器(19)的同相本地振荡信号的频率,和虚拟电路(21),连接到分频器(19)的正交本地振荡信号的输出端。在运行于第一频带期间,分频器(19)的输出被用于调制/解调;在运行于第二频带期间,分频器(20)的输出被用于调制/解调。对于第一和第二频带,公共使用分频器(19)。然而,在运行于第一频带期间,因为使得虚拟电路和分频器(20)的输入放大器一样,所以可以保持在作为分频器(19)的输出的同相本地振荡信号和正交本地振荡信号之间的相位差。结果,公共地使用分频器,并且缩减了可组合电路规模。
  • 分频电路使用模式无线电设备
  • [发明专利]分频器电路和数字锁相环电路-CN98119518.0无效
  • 西山清一 - 索尼公司
  • 1998-09-16 - 2004-01-21 - H03L7/08
  • 分频器电路和包括它的数字PLL电路,能够抑制输出信号中的抖动,包括第一电路模块,它用输入信号作为参考时钟信号驱动串联的D-FF,并用由分频率确定信号选择的分频率对输入信号分频,产生第一分频信号;用第一分频信号作为参考时钟信号,驱动串联的D-FF的第二电路模块,和根据第二电路模块的D-FF的输出和分频率选择信号产生一个分频率确定信号的OR电路。
  • 分频器电路数字锁相环

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top