“预分频器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8578106个，建议您升级VIP下载更多相关专利

[实用新型]预分频器-CN201520835032.3有效
发明人：袁永斌 -专利权人：上海源斌电子科技有限公司
申请日： 2015-10-26 - 公布日： 2016-07-27 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提供了一种预分频器，包含：包含输入端、反馈端和输出端的接收单元；逐级连接的多个分频单元，其中，每个分频单元中前一级输出端与后一级控制端相连，至少一个所述分频单元的输出端通过所述反馈端与所述接收端相连，其中，第一个分频单元的输入端连接所述接收单元的输出端，所述第一个分频单元的控制端连接系统时钟输出端，后续的分频单元根据所接收的信号进行分频处理。本实用新型仅由第一个分频单元处于高频的时钟信号控制，其他分频单元均处于低频时钟信号，能够大大降低预分频器的功耗和提高信号处理速度达到10GHz。
分频器

[发明专利]三模预分频器的设计方法和应用-CN202110978353.9在审
发明人：万海军;宋文星;张跃玲 -专利权人：苏州聚元微电子股份有限公司
申请日： 2021-08-24 - 公布日： 2021-12-31 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了三模预分频器(triple‑modulus prescaler)的设计方法和应用，属于高速模拟和射频芯片的设计技术领域，该设计方法是在双模预分频器的基础上，通过增加预分频器的模数，以此来降低整体锁相环(PLL)环路分频器(loopdivider)连续分频比的下限；其次，该种设计方法产生的三模预分频器在环路分频器和高速锁相环频率综合器中均可应用；本发明将双模预分频器拓展到多模预分频器，在维持双模分频高速度优点的同时，有效地降低了整体环路分频器连续分频比的下限。
三模预分频器设计方法应用

[发明专利]一种分频时钟产生电路及其分频方法-CN201910665383.7在审
发明人：刘吉平;熊辉兵 -专利权人：深圳市航顺芯片技术研发有限公司
申请日： 2019-07-23 - 公布日： 2021-01-29 - 主分类号： H03L7/18 文献下载
摘要：本发明提出一种分频时钟产生电路及其分频方法，该电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；计数器A、计数器B均为计数阈值可调的循环减一计数器，两计数器共用时钟SourceClk；计数器A通过第一分频计数选择逻辑电路与预分频器A相连，计数器B通过第二分频计数选择逻辑电路与预分频器B相连，异或门将预分频器A和预分频器B的输出信号异或后得到所需分频时钟本发明结构简单，能够用于产生整数N分频和N.5小数分频的分频时钟，且可以避免在时钟切换时引入毛刺，不需要引入额外的去毛刺电路，能够降低硬件能耗。
一种分频时钟产生电路及其方法

[发明专利]四模预分频器的控制方法及应用该方法的四模预分频器-CN202010379104.3在审
发明人：邓金鸣;陈熙 -专利权人：上海磐启微电子有限公司
申请日： 2020-05-07 - 公布日： 2020-07-31 - 主分类号： H03K21/10 文献下载
摘要：本发明涉及集成电路技术领域，尤其涉及四模预分频器的控制方法及应用该方法的四模预分频器，控制方法包括：步骤S1，四模预分频器对一分频值进行分解，分别得到第一计数器、第二计数器以及第三计数器对应的计数值；步骤S2，四模预分频器将第一计数器对应的计数值与第二计数器对应的计数值进行比较，并根据比较结果控制多个计数器和多个分频器的工作状态。本发明技术方案的有益效果在于：本发明提供一种四模预分频器，包含四个不同的预设分频值，降低了最小分频值的下限，使得分频范围更大，使得预分频器能够适用于要求量化误差小的场景。
四模预分频器控制方法应用

[发明专利]半导体集成电路测试装置-CN201010243238.9无效
发明人：黑田秀彦 -专利权人：瑞萨电子株式会社
申请日： 2010-07-30 - 公布日： 2011-03-30 - 主分类号： G01R31/28 文献下载
摘要：半导体集成电路测试装置包括：IC测试器，提供基于确定被分选的半导体集成电路的预分频器质量的条件的第一和第二控制信号；探针卡，连接至IC测试器并与半导体集成电路连接。探针卡包括：VCO，输出基于第一控制信号的具有给定频率的信号；基准预分频器，分频从VCO输出的信号的给定频率；功率可变装置，将具有给定频率和基于第二控制信号的给定功率的信号提供给被分选的预分频器；可变移相器，取消基于信号经过基准预分频器的路的长度和信号经过被分选的预分频器的路径长度之差的相位差；转换电路部件，将基于具有通过被分选的预分频器分频的频率的信号和从基准预分频器输出的信号之间的相位差的信号转换为DC电压并将DC电压输出到IC测试器。
半导体集成电路测试装置

[发明专利]一种能够多相位、多频率输出的锁相环-CN202211361339.5在审
发明人：请求不公布姓名 -专利权人：创视微电子（成都）有限公司
申请日： 2022-11-02 - 公布日： 2023-01-20 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种能够多相位、多频率输出的锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；还包括预分频电路，预分频电路的输入端连接压控振荡器的输出端，预分频电路的输出端连接反馈分频器的输入端；预分频电路，用于对压控振荡器输出的频率进行预分频处理，实现降低输入到反馈分频器的频率；还能够实现产生多相位和多频率信号输出。本发明通过加入预分频电路，预分频电路可对压控振荡器输出信号，进行预分频处理，解决了想要输出更高的频率信号时，会受到反馈分频器限制的问题，且在预分频的过程中，可将压控振荡器的信号进行多相位多频率信号输出，
一种够多相位频率输出锁相环

[发明专利]一种双模预分频器-CN201910267881.6在审
发明人：薛盘斗 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-03 - 公布日： 2020-10-16 - 主分类号： H03K23/68 文献下载
摘要：本发明提供了一种2/3双模预分频器，包括：第一触发器，包括第一时钟端、第一信号端和第一输出端；第二触发器，包括第二时钟端、第二信号端、第二输出端和第二反相输出端，其中，第一输出端与第二信号端连接；控制电路，与第二触发器电连接，包括第一开关和第二开关，用于根据控制信号切换2/3双模预分频器的2分频或3分频的工作状态；其中，当控制信号为高电平时，2/3双模预分频器工作于3分频状态；当控制信号为低电平时，2/3双模预分频器工作于2分频状态。根据本发明提供的2/3双模预分频器，去除了传统双模预分频器中附加的逻辑门，保证双模预分频器的分频性能稳定可靠的同时，大大提升工作速度且降低了功耗。
一种双模分频器

[发明专利]高速双模16/17预分频器-CN200710020546.3无效
发明人：吴建辉;陈作添;戴学强;李红;张萌;茆邦琴 -专利权人：东南大学
申请日： 2007-03-12 - 公布日： 2007-09-19 - 主分类号： H03K23/64 文献下载
摘要：高速双模16/17预分频器电路，属于高速频率合成器以及高频收发技术领域。该预分频器电路由三个正沿触发器、一个两输入或门、一个两输入与非门、一个三输入与非门和两个负沿触发器组成。其中，三个正沿触发器、两输入或门和两输入与非门构成的除4/5同步分频单元采用上升沿触发，两个负沿触发器构成的除4异步分频单元用下降沿触发，反馈控制逻辑单元采用三输入与非门。该预分频器电路消除了现有技术中，17分频时反馈路径对预分频器速度的影响，减少了反馈路径的延迟，从而避开产生反馈状态对同步4/5分频速度的影响，提高了预分频器的速度，解决了频率合成器的速度瓶颈问题，良好地实现预分频器的16/17的高速分频。
高速双模 16 17 分频器

[发明专利]基于LED显示屏芯片的锁相环电路及频率调节方法-CN201910645700.9在审
发明人：刘宝生;胡渊 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2019-07-17 - 公布日： 2019-09-13 - 主分类号： H03L7/087 文献下载
摘要：本发明提供的基于LED显示屏芯片的锁相环电路，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。
分频器鉴频鉴相器压控振荡器预分频器滤波器锁相环电路芯片电荷泵输出端数据时钟频率输入端连接控制信号灵活配置频率调节时钟频率输出显示数据时钟顺序连接显示刷新输入端可调电路

[实用新型]基于LED显示屏芯片的锁相环电路-CN201921126445.9有效
发明人：刘宝生;胡渊 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2019-07-17 - 公布日： 2020-01-31 - 主分类号： H03L7/087 文献下载
摘要：本实用新型提供的基于LED显示屏芯片的锁相环电路，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。
分频器鉴频鉴相器压控振荡器预分频器滤波器电荷泵输出端芯片数据时钟频率本实用新型输入端连接锁相环电路控制信号灵活配置时钟频率输出显示数据时钟顺序连接显示刷新输入端可调电路

[发明专利]分频电路、锁相环电路以及分频电路的控制方法-CN202011531410.0在审
发明人：彭仁国;熊廷文;徐红如;李曙光 -专利权人：南京英锐创电子科技有限公司
申请日： 2020-12-22 - 公布日： 2021-04-02 - 主分类号： H03L7/089 文献下载
摘要：本申请涉及一种分频电路、锁相环电路以及分频电路的控制方法，预分频器的第一输入端用于接收压控振荡器的输出频率信号。自动校正计数器与预分频器的输出端连接。可编程计数器与预分频器的输出端连接。脉冲吞吐计数器的输入端与预分频器的输出端和可编程计数器的输出端连接。门电路的第一输入端与脉冲吞吐计数器的输出端连接，门电路的输出端与预分频的第二输入端连接。预分频器输出的信号分别送到自动校正计数器、可编程计数器和脉冲吞吐计数器。因此可以降低自动校正计数器、可编程计数器的工作频率，降低芯片的功耗。
分频电路锁相环以及控制方法

[发明专利]超宽带正交本振信号生成装置-CN202010379075.0有效
发明人：周健军;金晶;王文铮 -专利权人：江苏集萃智能集成电路设计技术研究所有限公司
申请日： 2020-05-07 - 公布日： 2023-08-15 - 主分类号： H03L7/18 文献下载
摘要：本发明涉及一种超宽带正交本振信号生成装置，包括锁相环和本振信号生成器；本振信号生成器与锁相环相连接，用于对锁相环的输出信号进行分频并输出所需的正交本振信号；本振信号生成器包括复用于所述锁相环的预分频器、N级与预分频器相连接的信号分频器以及多路选择器，多路选择器的输入端分别与预分频器的输出端、N级信号分频器的输出端相连接，多路选择器的输出端为本振信号生成器的输出端；N为正整数；预分频器的输出信号的频率范围与第一级信号分频器的输出信号的频率范围部分交叠，相邻两级信号分频器的输出信号的频率范围部分交叠。
宽带正交信号生成装置

[实用新型]一种低功耗宽分频比整数分频器-CN202120555405.7有效
发明人：曲明;杨格亮;赵建欣;杨婷;马迅;黎飞;王欢;苗澎 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2021-03-18 - 公布日： 2021-10-22 - 主分类号： H03K23/66 文献下载
摘要：本实用新型公开了一种低功耗宽分频比整数分频器，包括选择控制逻辑101、三级不同分频比的分频器102～104以及输出控制逻辑105；其中，第一级分频器由5级2/3双模分频器级联形成，第二级分频器由4/5双模预分频器和7位脉冲吞咽计数器形成；第三极分频器由8/9双模预分频器和9位脉冲吞咽计数器形成。本实用新型采用三级覆盖不同范围的分频器独立工作实现宽分频比，总分频比可达到16～4607，可应用于宽频率覆盖范围频率综合器。
一种功耗分频整数分频器

[发明专利]用于含多相振荡器的锁相环的小数预分频器-CN202111090234.6在审
发明人：李健平;万海军;张跃玲;常华东 -专利权人：苏州聚元微电子股份有限公司
申请日： 2021-09-17 - 公布日： 2021-12-31 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了用于含多相振荡器的锁相环的小数预分频器，属于高速模拟和射频芯片的设计技术领域，该四模小数预分频器(quad‑modulus fractional prescaler)与锁相环内的多相振荡器配合使用时，通过相位切换来实现小数分频，用以减少锁相环输出时钟由和差调制器(SDM:∑Δmodulator)产生的相位噪声，并且其与可编程分频器组合成环路反馈分频器，用以降低整体环路反馈分频器的连续分频比下限；本发明，通过将小数预分频器配置在锁相环内后，可以显著减少锁相环输出时钟由SDM产生的相位噪声，而且它与可编程分频器组合成环路反馈分频器，可以降低整体环路反馈分频器的连续分频比下限，因而，采用本发明的锁相环芯片不需要额外增加多相的输出除法器
用于多相振荡器锁相环小数分频器

[发明专利]一种定时器的处理方法及装置-CN202310567813.8在审
发明人：曾小光;蒋荟林;胡坚珉;肖龙光;吴家富;张立明;梁海丽 -专利权人：忆月启函（上海）科技有限公司
申请日： 2023-05-18 - 公布日： 2023-08-01 - 主分类号： G06F11/07 文献下载
摘要：本发明实施例涉及一种定时器的处理方法及装置，方法包括：通过时钟选择器接收多路时钟源并读取控制寄存器中的时钟编号，根据时钟编号选择多路时钟源中的一路作为预分频时钟源输入预分频器；预分频器根据控制寄存器中的预分频系数对预分频时钟源进行分频操作得到分频时钟源并通过时钟门控将分频时钟源作为定时器时钟源输入定时器；时钟门控通过读取控制寄存器中的时钟使能控制位控制是否输出定时器时钟源。定时器根据时钟门控输出的定时器时钟源的频率进行计数。本发明通过时钟选择器及预分频器实现定时器的多路时钟源选择及分频处理。
一种定时器处理方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条