|
|
钻瓜专利网为您找到相关结果 132462个，建议您 升级VIP下载更多相关专利
- [发明专利]一种除法运算方法及装置-CN201010584087.3有效
-
赵兴朋
-
青岛海信信芯科技有限公司
-
2010-12-13
-
2011-05-18
-
G06F7/52
- 本发明涉及一种利用数制表示且应用在半导体器件的非线性组合数字除法计算方法以及实现这种运算方法的除法装置，更具体地，本发明涉及一种除法运算方法及采用该方法的运算装置。本发明的除法运算方法采用“移位减”的方法，并通过将移位以及减法同时在一个周期内执行达到减少整个除法运算方法的运算周期，优化整个除法运算算法的目的，同时本发明还提供了一种采用上述除法运算方法的除法装置。通过采用上述的技术方案，本发明提供了一种运算速度快，运算效率高，并且计算周期得到优化的除法运算方法，以及一种采用上述除法运算方法的除法运算装置。
- 一种除法运算方法装置
- [发明专利]一种除法器及其运算方法、电子设备-CN201810709734.5有效
-
高杨
-
京东方科技集团股份有限公司
-
2018-07-02
-
2021-01-26
-
G06F7/535
- 本发明提供一种除法器及其运算方法、电子设备，涉及数字信号处理技术领域，用于解决常规除法器运算速度缓慢的问题。除法器，包括：数据预处理单元，用于读入初始除数和初始被除数，以获得N个除数倍数并输出，还用于输出被除数；除法运算单元，包括级联的P个除法运算子单元，除法运算子单元依次对应初始被除数的i位宽，除法运算子单元用于根据输入的N个除数倍数和被除数进行比较，获取i位宽的商和余数；还用于形成下一级除法运算子单元的被除数并输出；寄存单元，包括级联的P‑1个寄存器，寄存器用于将与寄存器连接的除法运算子单元输出的商和上一级寄存器输出的商进行位拼接并传输至下一级寄存器
- 一种法器及其运算方法电子设备
- [发明专利]用于低功耗内核的乘除法器-CN201811187700.0有效
-
胡振波
-
芯来科技（武汉）有限公司
-
2018-10-12
-
2023-03-14
-
G06F7/52
- 本发明公开了一种用于低功耗内核的乘除法器，包括：译码器，译码器用于将乘法指令译码成乘法操作、将除法指令译码成除法操作，还包括：运算逻辑电路，运算逻辑电路用于接收译码器传输来的乘法操作和除法操作，运算逻辑电路还用于接收外部传输来的操作数并根据指令计算得出乘法和/或除法的运算结果，运算逻辑电路包括：第一寄存器、第二寄存器和数据运算选择单元，第一寄存器与数据运算选择单元连接，第二寄存器与数据运算选择单元连接，数据运算选择单元用于对操作数进行运算，通过复用加法器和寄存器，使用同一套硬件资源完成乘法操作和除法操作，以达到使用同一套硬件资源完成乘法操作和除法操作，提高运算性能，节约面积减小功耗的目的。
- 用于功耗内核乘除法器
- [发明专利]一种适用于商位宽固定情况的除法器装置-CN202211460319.3在审
-
谢小东;张甜
-
电子科技大学
-
2022-11-17
-
2023-03-03
-
G06F7/535
- 本发明属于数字集成电路设计领域，具体涉及一种用于商位宽固定的除法运算的除法器装置。本发明采用串行的思想实现除法，按照从最高位到最低位的顺序，串行地对商的每一位进行赋值。本发明设计的除法器装置，将除法运算转化为相对简单的比较、减法以及移位运算，方便硬件实现，也减小了除法运算电路消耗的面积；同时每个时钟周期对商的一位进行赋值，运算消耗的时钟周期数不超过商的位数，在被除数和除数位宽均大于商的位宽时，相比传统的基于减法的除法运算算法，可以节约运算时间；另外，每个时钟周期的运算最多仅包括一次比较、减法和移位，大大减小了电路中组合逻辑路径的延迟，更容易满足时序的要求。
- 一种适用于商位宽固定情况法器装置
|
