“格雷码算法”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果628560个，建议您升级VIP下载更多相关专利

[发明专利]一种基于双层格雷码的量子图像隐写方法-CN202211083839.7在审
发明人：杨红梅;姚金良;姜东焕;颜斌;王梦溪;王彤 -专利权人：山东科技大学
申请日： 2022-09-06 - 公布日： 2022-12-23 - 主分类号： G06F21/60 文献下载
摘要：本发明公开了一种基于双层格雷码的量子图像隐写方法，属于量子图像处理技术领域，提出一种双层格雷码算法，基于双层格雷码算法完成嵌入和提取过程；具体包括如下步骤：采用NEQR模型对信息图像、密钥图像和载体图像进行表示；提出双层格雷码算法，制定算法规则；基于双层格雷码算法完成对信息图像的嵌入过程；基于双层格雷码算法完成提取过程，还原信息图像。本发明通过构建双层格雷码算法，降低了载体像素LSB的变化率，且视觉效果好、鲁棒性较好；通过采用密钥图像，可以保证他人无法读取嵌入信息，或即使受到攻击，也可尽可能多的提取信息，具有较强安全性。
一种基于双层格雷码量子图像方法

[发明专利]数模变换-CN97180651.9无效
发明人： S·西格内尔;N·谭 -专利权人：艾利森电话股份有限公司
申请日： 1997-12-05 - 公布日： 2000-01-19 - 主分类号： H03M1/72 文献下载
摘要：根据一个所发明的递归格雷码至模拟变换算法执行一个格雷码数字输入信号的D/A变换。根据该递归算法,将数字输入的格雷码位连续地应用在算法递归中,每次递归一个格雷码,并且通过递归地更新中间信号产生模拟输出信号。在每个递归中,根据在该递归中应用的特定的格雷码位有选择地将中间信号反相。中间信号的选择性反相是格雷码至模拟算法的固有特性,并且是减小D/A变换中的误差累积的关键。在基于该算法的D/A变换器结构中,偏移误差的累积将变低。
数模变换

[发明专利]刷新计数器电路和方法、刷新计数器及存储器-CN201711004064.9有效
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2017-10-24 - 公布日： 2023-10-27 - 主分类号： G11C11/406 文献下载
摘要：本发明提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本发明利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
刷新计数器电路方法存储器

[实用新型]刷新计数器电路、刷新计数器及存储器-CN201721378308.5有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-10-24 - 公布日： 2018-06-12 - 主分类号： G11C11/406 文献下载
摘要：本实用新型提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本实用新型利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
地址模块格雷码刷新计数器时钟模块启动信号时钟信号电路本实用新型格雷码算法电初始化芯片上电初始化地址变化地址信号电流消耗接收地址输出模块同步地址组合逻辑存储器地址码编址清零传输输出

[发明专利]一种基于错位三元格雷码的多频相位展开方法-CN202310447764.4在审
发明人：马峻;董明昊 -专利权人：桂林电子科技大学
申请日： 2023-04-24 - 公布日： 2023-08-15 - 主分类号： G01B11/24 文献下载
摘要：本发明涉及三维重建技术领域，具体涉及一种基于错位三元格雷码的多频相位展开方法，包括采用三元格雷码编码方法代替格雷码编码方法；将错位编码策略引入三元格雷码编码中，得到正确相位级次，本发明采用三元格雷码编码方法代替传统的格雷码编码方法采用三元格雷码编码策略，大幅提高了辅助格雷码的编码效率，缩短了生成辅助编码图案消耗的时间，降低了解码难度，解决了现有的时域相位展开算法相位展开过程会陷入错误的问题。
一种基于错位三元格雷码相位展开方法

[发明专利]基于余弦算法和格雷编码的模数转换方法-CN201210343014.4无效
发明人：吕锦柏;王毅 -专利权人：北京交通大学
申请日： 2012-09-14 - 公布日： 2013-01-09 - 主分类号： H03M1/12 文献下载
摘要：本发明提供一种基于余弦算法与格雷编码的二进制模数转换方法，其特征在于，该方法包括：对模拟输入信号Ui进行采样；基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn，n为自然数；以及将所述数据值Yn与零比较，得到第n位格雷码码值Gn；并将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。发明采用格雷编码方式，消除了编码中可能存在的尖峰脉冲，通过引入余弦函数算法，实现了全并行的编码方法。通过采用基于余弦算法的级联流水线式编码方法，有效消除每级流水线输出的突变现象。
基于余弦算法编码转换方法

[发明专利]一种计数用格雷码盘-CN201510110501.X有效
发明人：李向良 -专利权人：康凯
申请日： 2015-03-13 - 公布日： 2018-06-26 - 主分类号： H03M7/16 文献下载
摘要：本发明公开了一种计数用格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第四格雷码道内侧的，用于作为零位信号输出标签的第五格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确。
格雷码道电位格雷码格雷码盘计数格雷码零位信号触发器防跳标签输出

[实用新型]一种计数用格雷码盘-CN201520143076.X有效
发明人：李向吉;谢广宝;李鹏;夏伟 -专利权人：东莞捷荣技术股份有限公司
申请日： 2015-03-13 - 公布日： 2015-07-01 - 主分类号： H03M7/16 文献下载
摘要：本实用新型公开了一种计数用格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第四格雷码道内侧独立设置的第五格雷码道。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确。
一种计数用格雷码盘

[发明专利]一种电子软尺-CN201510110648.9有效
发明人：李向良 -专利权人：康凯
申请日： 2015-03-13 - 公布日： 2018-04-06 - 主分类号： G01B7/00 文献下载
摘要：本发明公开了一种电子软尺，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为定义格雷码码值标签的第四格雷码道；位于所述第四格雷码道内侧的，用于作为零位信号输出标签的第五格雷码道采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。
一种电子软尺

[发明专利]一种带初定位的格雷码盘-CN201510110509.6有效
发明人：李向良 -专利权人：康凯
申请日： 2015-03-13 - 公布日： 2018-10-09 - 主分类号： H03M7/16 文献下载
摘要：本发明公开了一种带初定位的格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为定义格雷码码值标签的第四格雷码道；位于所述第四格雷码道内侧的，用于作为零位信号输出标签的第五格雷码道采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。
格雷码道电位格雷码格雷码盘初定位计数格雷码标签零位信号触发器防跳输出

[实用新型]一种带初定位的格雷码盘-CN201520143372.X有效
发明人：李向吉;谢广宝;李鹏;夏伟 -专利权人：东莞捷荣技术股份有限公司
申请日： 2015-03-13 - 公布日： 2015-07-01 - 主分类号： H03M7/16 文献下载
摘要：本实用新型公开了一种带初定位的格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道，及位于所述第四格雷码道内侧的第五格雷码道；所述第四格雷码道包括36个标签码。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。
一种定位格雷码盘

[发明专利]一种格雷码盘-CN201510110503.9有效
发明人：李向良 -专利权人：康凯
申请日： 2015-03-13 - 公布日： 2018-06-26 - 主分类号： H03M7/16 文献下载
摘要：本发明公开了一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为零位信号输出标签的第四格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确。
格雷码道电位格雷码格雷码盘计数格雷码零位信号触发器防跳标签输出

[实用新型]一种格雷码盘-CN201520143077.4有效
发明人：李向吉;谢广宝;李鹏;夏伟 -专利权人：东莞捷荣技术股份有限公司
申请日： 2015-03-13 - 公布日： 2015-07-01 - 主分类号： H03M7/16 文献下载
摘要：本实用新型公开了一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确。
一种格雷码盘

[发明专利]一种基于FPGA的结构光算法优化加速方法-CN202211331995.0在审
发明人：陈栋磊;主宾 -专利权人：苏州中科行智智能科技有限公司
申请日： 2022-10-28 - 公布日： 2023-02-03 - 主分类号： G06T1/20 文献下载
摘要：本发明公开的一种基于FPGA的结构光算法优化加速方法，包括处理器接收相机采集的图像数据，并将图像数据下发至FPGA；基于格雷码投影的结构光成像技术，利用格雷码对每个相机像素在光机上的位置进行粗定位，再利用移动条纹技术对每个格雷码周期内的像素在光机上的位置进行精定位，重建三维形貌信息；FPGA端完成图像预处理、多种曝光图片的HDR融合、格雷码解码，在PC端完成点云的重建；通过利用FPGA并行处理、流水线的方式，在PC端下发数据的同时，实时完成图像预处理、HDR融合、格雷码生成、移动边沿条纹做差；取出格雷码解码，同时对移动条纹解码，两者合成得到最终的相位数据；将相位数据上传至上位机。
一种基于 fpga 结构算法优化加速方法

[实用新型]格雷码显示电路及格雷码测试装置-CN201621012121.9有效
发明人：刘美军;娄毅;李生茂;张军;高夫领;王斌;孙波;刘军 -专利权人：中广核核电运营有限公司;中国广核集团有限公司;中国广核电力股份有限公司
申请日： 2016-08-30 - 公布日： 2017-05-03 - 主分类号： G01D18/00 文献下载
摘要：本实用新型涉及一种格雷码显示电路及格雷码测试装置。格雷码显示电路，连接于格雷码生成模块，用于根据格雷码生成模块生成的格雷码信号输出显示信号。所述格雷码显示电路包括开关管和显示单元。开关管接收格雷码信号，并控制显示单元的显示，显示单元可以准确显示格雷码信号状态，从而实现格雷码信号测试。维修人员能够清楚地知晓当前的格雷码输出信号，准确定位故障，并进行维护。
格雷码显示电路及格测试装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条