“总线频率”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果436088个，建议您升级VIP下载更多相关专利

[发明专利]用以改变主机总线的总线频率的方法以及系统-CN200710187117.5有效
发明人：谢易霖;苏耀群 -专利权人：威盛电子股份有限公司
申请日： 2007-11-16 - 公布日： 2008-03-26 - 主分类号： G06F1/32 文献下载
摘要：本发明提供一种用以改变主机总线的总线频率的方法以及系统，特别涉及一种用以改变一主机总线的一总线频率的方法。该方法包括：接收一指令，该指令是用以将该总线频率从一第一频率改变到一第二频率；储存对应该第二频率的信息；终止到该主机总线的一连结，该连结正以该第一频率连接到该主机总线，其中该主机总线正依据一第一组参数操作着，而该第一组参数对应该第一频率；依据该储存的信息，获得一第二组参数，对应到该第二频率；以及，启动该连结，使其操作于该第二频率，且以该第二组参数，操作该主机总线。本发明所述的用以改变主机总线的总线频率的方法以及系统，可灵活地调整主机总线的频率以节省功率损耗、增加系统效能。
用以改变主机总线总线频率方法以及系统

[发明专利]一种控制存储器的方法、装置及终端-CN201710209325.4有效
发明人：辛将 -专利权人：深圳市金立通信设备有限公司
申请日： 2017-03-31 - 公布日： 2017-07-18 - 主分类号： G06F13/16 文献下载
摘要：本发明实施例公开了一种控制存储器的方法、装置及终端，其中方法包括实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；根据预设规则选取最大的总线需求频率所对应的内存运行频率；判断实时总线运行频率与最大的总线需求频率是否相同；若相同，判断实时内存运行频率与所述内存运行频率是否相同；若实时内存运行频率与内存运行频率不相同，将最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。本发明实施例通过动态地调整总线的运行频率以及内存的运行频率，从而节省系统功耗。
一种控制存储器方法装置终端

[发明专利]SOC架构下的高速总线动态变频装置和处理器核接口-CN200410003417.X有效
发明人：张志敏;吴登峰 -专利权人：中国科学院计算技术研究所
申请日： 2004-02-25 - 公布日： 2005-08-31 - 主分类号： G06F13/00 文献下载
摘要：本发明公开了一种SOC架构下的高速总线动态变频装置和处理器核接口。该变频装置包括提供时钟电路、总线频率发生器、选频寄存器和同步时钟。选频寄存器内存储有分频关系值，同步时钟将分频关系值同步后发送给总线频率发生器分频信号，时钟电路向总线频率发生器提供总线基准频率，总线频率发生器接收分频信号将总线基准频率分频后提供总线频率。本发明的处理器核接口包括一个状态处理机，状态处理机接收总线和处理器核的工作状态信号以控制处理器核进行总线操作。本发明的总线动态变频装置可以实现总线频率的动态变频，供总线在不同的负载下使用，合理利用功耗并节省电能，包含状态处理机的处理器核接口可以让处理器核适应总线变快或变慢的节奏。
soc 架构高速总线动态变频装置处理器接口

[发明专利]一种SOC芯片总线动态多级频率调整电路和方法-CN201810549322.X有效
发明人：廖裕民;陈幸 -专利权人：瑞芯微电子股份有限公司
申请日： 2018-05-31 - 公布日： 2021-11-02 - 主分类号： G06F11/30 文献下载
摘要：本发明提供一种SOC芯片总线动态多级频率调整电路和方法，电路包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；总线频率映射表存储单元存储有多级总线频率映射表，该表预先配置了主设备工作场景对应的总线频率；时钟管理单元接收每个主设备监视控制单元送来的各个主设备的工作状态和总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制时钟产生单元等相关单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。从而及时动态调整总线的频率以适应当前的总线负载，获得最佳的能效比。
一种 soc 芯片总线动态多级频率调整电路方法

[发明专利]经由较高频仲裁器的每一循环进行多个总线仲裁的开关矩阵系统-CN200680011984.7有效
发明人：贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 -专利权人：高通股份有限公司
申请日： 2006-02-24 - 公布日： 2008-04-09 - 主分类号： G06F13/40 文献下载
摘要：开关矩阵系统中的一种仲裁器通过以大于总线频率的频率操作而在单个总线频率时钟循环中对多个总线事务请求进行仲裁。这允许用一个仲裁逻辑实例在单个总线频率时钟循环中进行两个或两个以上仲裁操作。仲裁器频率可以是可变的，且可基于例如先前的总线活动进行预测。如果只有一个总线事务请求待决，则所述仲裁器频率可等于所述总线频率。可利用早期仲裁决策的结果在同一总线频率时钟循环中更加智能地作出后续的仲裁决策。
经由高频仲裁每一循环进行总线开关矩阵系统

[发明专利]一种片上系统的总线时钟频率动态切换装置-CN201910164492.0有效
发明人：戴碧华;罗小华 -专利权人：浙江大学
申请日： 2019-03-05 - 公布日： 2021-09-21 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及片上系统芯片的一种总线时钟控制装置，主要用于保证总线时钟频率动态切换操作不影响总线传输的正确性，尤其涉及一种片上系统的总线时钟频率动态切换装置。它包括时钟控制电路、自举主设备和总线三个组成部分。时钟控制电路负责发送请求信号A，控制总线时钟信号的频率切换并向总线提供时钟信号；自举主设备负责发送应答信号B，可通过总线协议发起总线传输请求；总线在总线时钟信号的控制下工作，可响应自举主设备发出的总线传输请求本发明装置的有益效果是：总线时钟频率动态切换过程保证总线传输的正确性和完整性；总线时钟频率动态切换装置完全采用硬件实现，不会增加软件开销，降低了对系统性能的影响。
一种系统总线时钟频率动态切换装置

[发明专利]基于仲裁的功率管理-CN200580006527.4有效
发明人： P·蒙加 -专利权人：英特尔公司
申请日： 2005-03-18 - 公布日： 2007-03-07 - 主分类号： G06F13/362 文献下载
摘要：一个实施例涉及基于从与总线耦合的单元或设备中引入的仲裁请求调节总线频率。仲裁电路监视器请求来自每个请求者的速率并且增加或降低总线频率以满足被请求的带宽水平。当带宽要求增加时，总线频率就增加。当带宽要求降低时就降低总线频率，从而降低功耗。调整总线带宽时无需软件介入。
基于仲裁功率管理

[发明专利]识别中央处理器前端总线的电路-CN200510034952.6无效
发明人：王志宏 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2005-05-28 - 公布日： 2006-11-29 - 主分类号： G06F11/00 文献下载
摘要：本发明提供了一种识别中央处理器前端总线的电路，包括一中央处理器及一北桥芯片，所述中央处理器具有若干总线频率选择端，其用于发送前端总线频率选择信号，所述北桥芯片也具有若干总线频率选择端，其用于接收前端总线频率选择信号，所述识别中央处理器前端总线的电路还包括一控制电路，其连接在所述中央处理器与所述北桥芯片之间，用于在所述中央处理器的前端总线频率超出所述北桥芯片的识别范围时，将所述中央处理器发出的前端总线频率选择信号转化为所述北桥芯片所能识别的前端总线频率选择信号所述电路在使用支持较低前端总线北桥芯片的情况下，可识别较高前端总线的中央处理器。
识别中央处理器前端总线电路

[实用新型]识别中央处理器前端总线的电路-CN200520060232.2无效
发明人：王志宏 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2005-06-17 - 公布日： 2006-09-27 - 主分类号： G06F11/00 文献下载
摘要：本实用新型提供了一种识别中央处理器前端总线的电路，包括一中央处理器及一北桥芯片，所述中央处理器具有若干总线频率选择端，其用于发送前端总线频率选择信号，所述北桥芯片也具有若干总线频率选择端，其用于接收前端总线频率选择信号，所述识别中央处理器前端总线的电路还包括一控制电路，其连接在所述中央处理器与所述北桥芯片之间，用于在所述中央处理器的前端总线频率超出所述北桥芯片的识别范围时，将所述中央处理器发出的前端总线频率选择信号转化为所述北桥芯片所能识别的前端总线频率选择信号所述电路在使用支持较低前端总线北桥芯片的情况下，可识别较高前端总线的中央处理器。
识别中央处理器前端总线电路

[发明专利]用于增减动态总线时钟的装置和方法-CN201010532762.8无效
发明人：李康民;尹知镛 -专利权人：三星电子株式会社
申请日： 2010-11-05 - 公布日： 2011-05-11 - 主分类号： G06F1/04 文献下载
摘要：提供了用于增减动态总线时钟的装置和方法。用于增减动态总线时钟的装置包括：至少一个主模块；至少一个从模块；总线，用于传递由至少一个主模块和至少一个从模块发送和接收的数据；总线频率控制器，用于通过考虑至少一个主模块的活动信息来确定总线时钟频率；以及时钟生成器，用于生成由总线频率控制器确定的频率，并将所生成的频率提供给至少一个主模块、至少一个从模块和总线。
用于增减动态总线时钟装置方法

[发明专利]用以控制通用序列总线装置运作的电路-CN200710149281.7有效
发明人：吴俊晓 -专利权人：联发科技股份有限公司
申请日： 2007-09-11 - 公布日： 2008-03-19 - 主分类号： G06F13/38 文献下载
摘要：一种用以控制通用序列总线装置运作的电路，其包含一变频器、一通用序列总线实体层及一通用序列总线核心。该电路接收具有一第一频率的一第一时钟脉冲，该第一频率不为一通用序列总线指定频率的因子。该变频器将该第一时钟脉冲变频为具有一基础频率的一基础时钟脉冲，而该基础频率为该通用序列总线指定频率的因子。该通用序列总线实体层依据该基础时钟脉冲运作，并容许该通用序列总线经由其与一外部通用序列总线装置进行通信。该通用序列总线核心则用以控制于该通用序列总线核心与该通用序列总线实体层间传送的平行数据。本发明的用以控制通用序列总线装置运作的电路大大降低了成本。
用以控制通用序列总线装置运作电路

[发明专利]处理器电源管理以及总线最佳化方法-CN200310118718.2有效
发明人：徐明椲 -专利权人：威盛电子股份有限公司
申请日： 2003-12-02 - 公布日： 2004-11-17 - 主分类号： G06F9/445 文献下载
摘要：一种处理器电源说明书摘要管理以及总线最佳化方法。首先设定处理器与北桥之间总线的总线操作带宽与总线操作频率，接下来，启始处理器以及北桥与南桥的电源管理设定，接下来，输出操作频率以及操作电压调整改变量信息至南桥，接下来，南桥输出总线中断信号以中断处理器与北桥之间的总线的连线，并启始一计数器的计数值，处理器根据操作频率以及操作电压调整改变量调整处理器的操作频率以及电压，当计数器的计数值累积达一既定值时，则南桥输出总线连接信号，因此总线重新连接处理器与北桥，并工作于上述总线操作带宽与总线操作频率，且处理器根据操作频率以及操作电压调整改变量信息而工作于的另一操作频率以及操作电压。
处理器电源管理以及总线最佳方法

[发明专利]一种总线嵌入式工业控制系统及控制方法、信息处理终端-CN201810503404.0有效
发明人：黄诚;邵忠良;邓桂芳;曹薇;刘江帆 -专利权人：广东水利电力职业技术学院（广东省水利电力技工学校）
申请日： 2018-05-23 - 公布日： 2020-10-09 - 主分类号： G06F13/12 文献下载
摘要：本发明属于总线控制技术领域，公开了一种总线嵌入式工业控制系统及控制方法、信息处理终端，总线嵌入式工业控制系统包括：接口模块、总线耦合模块、中央处理模块、调制模块、滤波模块、数据转换模块、总线自检模块、频率校正模块本发明通过总线自检模块在总线工作空闲时，利用数据锁存技术实现待测并行总线的读写操作，并根据读写结果来判断总线是否故障，从而实现对总线的自检；本发明简单易行，通过很少的电路就可实现对并行总线的自检，避免了有并行总线故障导致系统数据错误；同时通过频率校正模块对总线通信中的频率进行校正，大大提高了频率精准性。
一种总线嵌入式工业控制系统控制方法信息处理终端

[发明专利]通用串行总线装置的频率校正方法及其通用串行总线装置-CN201410011994.7有效
发明人：吕亮璇 -专利权人：慧荣科技股份有限公司
申请日： 2014-01-10 - 公布日： 2018-04-10 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种应用于通用串行总线装置的频率校正方法和通用串行总线装置。所述频率校正方法包括将所述通用串行总线装置耦接于通用串行总线主机；利用所述通用串行总线装置接收来自所述通用串行总线主机的轮询低频周期信号；依据所述轮询低频周期信号来判断所述通用串行总线主机的主机类型；以及依据所述主机类型所对应到的特定频率周期来校正所述通用串行总线装置的可程序化振荡电路以使得所述可程序化振荡电路得以产生具有预定频率的目标振荡信号通过本发明延迟通用串行总线主机对通用串行总线装置进行轮询的时间，通用串行总线装置无须内建精准电感电容振荡器就可以产生具有精准频率的参考频率，故相较于传统的方法会具有较低制作成本。
通用串行总线装置频率校正方法及其

[发明专利]通用串行总线装置的频率校正方法及其通用串行总线装置-CN201710553095.3有效
发明人：吕亮璇 -专利权人：慧荣科技股份有限公司
申请日： 2014-01-10 - 公布日： 2020-07-03 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了应用于通用串行总线装置的频率校正方法和通用串行总线装置。所述频率校正方法包括：将所述通用串行总线装置耦接于通用串行总线主机；利用所述通用串行总线装置接收来自所述通用串行总线主机的轮询低频周期信号；依据所述轮询低频周期信号来判断所述通用串行总线主机的主机类型；以及依据所述主机类型所对应到的特定频率周期来校正所述通用串行总线装置的可程序化振荡电路以使得所述可程序化振荡电路得以产生具有预定频率的目标振荡信号。通过本发明延迟通用串行总线主机对通用串行总线装置进行轮询的时间，通用串行总线装置无须内建精准电感电容振荡器就可以产生具有精准频率的参考频率，故相较于传统的方法会具有较低制作成本。
通用串行总线装置频率校正方法及其

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条