“异步数字”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果360036个，建议您升级VIP下载更多相关专利

[发明专利]一种面向带I/O型数字量异步端口SoC的数字量监测方法-CN201710179456.2有效
发明人：高飞;叶绍凯;崔宇;刘思东;仲宇;邱枫;张磊;隋强强;丁万兵;李慧 -专利权人：北京航天自动控制研究所;中国运载火箭技术研究院
申请日： 2017-03-23 - 公布日： 2020-05-12 - 主分类号： G06F11/22 文献下载
摘要：本发明提供了一种面向带I/O型数字量异步端口SoC的数字量监测方法，采用I/O型数字量状态端口实时记录I/O型数字量状态；采用I/O型数字量异步数据端口实时存储最多N次最近的I/O型数字量状态端口值和变化次数；采用中断响应程序响应I/O型数字量状态端口的变化，分析I/O型数字量异步数据端口所记载的每个I/O型数字量最近nCount次翻转变化情况。本发明采用I/O型数字量变化记录和读取的异步方式，保证高实时性的基础上降低了对处理器的性能要求，提高了I/O型数字量变化的敏感性；采用多次读取反复比对克服了同一端口软硬件异步读写的问题，提高了对输入的I/O型数字量的变化状态进行监测的可靠性和忠实性。
一种面向数字异步端口 soc 监测方法

[发明专利]使用异步数字采样的时钟校准-CN201410729356.9有效
发明人： G·巴拉穆鲁甘;M·曼苏里;S·许沃宁;B·K·卡斯珀;F·欧马奥尼 -专利权人：英特尔公司
申请日： 2014-10-17 - 公布日： 2019-05-17 - 主分类号： H03L7/099 文献下载
摘要：本申请描述使用异步数字采样的时钟校准。所描述的一种装置，包括：异步时钟生成器，生成异步时钟信号；数字采样器，用于使用所述异步时钟信号对信号进行采样；占空比校正器(DCC)，接收差分输入时钟以及生成差分输出时钟，其中所述数字采样器对来自所述差分输出时钟中的至少一个输出时钟进行采样；以及计数器，对所述数字采样器的输出进行计数，并向所述DCC提供控制以调节所述差分输出时钟的占空比。
使用异步数字采样时钟校准

[发明专利]对信号波形阈值变化进行异步检测的方法和检测器-CN94105374.1无效
发明人：史蒂文·Ｒ·本特利;罗伯特·Ａ·哈钦斯;康斯坦丁·Ｍ·梅拉斯;潘托斯·萨塔迪杰 -专利权人：国际商业机器公司
申请日： 1994-05-10 - 公布日： 2000-06-28 - 主分类号： H03K5/153 文献下载
摘要：本发明为零交叉检测器，用于对数字采样信号波形中的阀值变化进行异步检测。异步数字阀值检测器（ＡＤＴＤ）接收数字化自计时数据读回波形并且在发生零交叉时提供零交叉在该采样周期内的相对位置。可用于恢复数据及时钟信号的数字输出是可被某种异步数字相位检测器系统直接使用的一种数字形式。ＡＤＴＤ是完全数字化的并且可使用ＣＤＯＳ技术以低功耗配置来实现。
信号波形阈值变化进行异步检测方法检测器

[发明专利]一种基于重加密算法的FPGA虚拟IO片间互连数字电路-CN201510388804.8有效
发明人：宋宇鲲;杨滔;张多利;耿罗锋;陈迎春 -专利权人：合肥工业大学;合肥海本蓝科技有限公司
申请日： 2015-07-03 - 公布日： 2018-04-03 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种基于重加密算法的FPGA虚拟IO片间互连数字电路，其特征是包括发送端数字电路、接收端数字电路和时钟生成模块；发送端数字电路包括明文数据生成逻辑、第一异步FIFO、头同步LFSR加密模块、第二异步FIFO、AES加密模块、并串转换模块、串行器和OBUFDS模块；接收端数字电路包括解串器、IBUFGDS模块、串并转换模块、第三异步FIFO写控制逻辑、第三异步FIFO、AES解密模块、第四异步
一种基于加密算法 fpga 虚拟 io 互连数字电路

[发明专利]数字通讯系统异步串行通讯装置-CN200710056150.4无效
发明人：曹立华;耿爱辉;韩红霞 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2007-10-11 - 公布日： 2008-05-14 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种实现各个系统之间高速、稳定数据通讯的数字通讯系统异步串行通讯装置，包括数字信号处理器，可编程逻辑器件，异步串行通讯单元；数字信号处理器通过异步串行通讯单元接收主控系统或各个分系统传输的数据，并对接收的数据进行运算和处理；数字信号处理器运算和处理的结果通过异步串行通讯单元传输给各个分系统或主控系统；可编程逻辑器件分别与数字信号处理器和异步串行通讯单元连接，为数字信号处理器与主控系统和各个分系统之间的数据通讯提供逻辑和时序的控制本发明采用数字信号处理器作为中央处理单元，因而整体体积小，成本低，程序简单，易于调试，主控系统与各个分系统之间的数据传输速度快。
数字通讯系统异步串行通讯装置

[发明专利]数字用户线套片初始化并行下载方法-CN200310113031.X无效
发明人：张博山;陈众 -专利权人：中兴通讯股份有限公司
申请日： 2003-12-25 - 公布日： 2005-06-29 - 主分类号： H04L29/02 文献下载
摘要：本发明涉及一种数字用户线套片初始化并行下载方法，包括如下步骤：对应多个数字用户线套片，相应地创建多路异步进程；将每个数字用户线套片分为多个模块，各异步进程分别下载对应的数字用户线套片的模块码流；下载模块码流完成后，进程挂起，启动高频定时器，高频扫描该模块的确认性应答返回；接收该模块的确认性应答后，唤醒对应异步进程，继续下载该数字用户线套片的下一模块码流；定时器扫描该下一模块的确认性应答，进行下载结果校验；杀死各异步进程及公用定时器本发明解决了数字用户线套片在初始化过程中下载时间过长的问题。
数字用户线套片初始化并行下载方法

[发明专利]一种数字阀的异步控制方法-CN202210128362.3有效
发明人：陈旷;何苗;章荣平;晋荣超 -专利权人：中国空气动力研究与发展中心低速空气动力研究所
申请日： 2022-02-11 - 公布日： 2022-04-12 - 主分类号： F16K31/00 文献下载
摘要：本发明公开了一种数字阀的异步控制方法，包括基于数字阀阶跃响应预测实际流量曲线、基于代价函数选取阀门切换的最优异步时长和根据最优异步时长延迟开阀三个步骤。异步控制方法采用先给定关阀信号，延迟一段时间后，给定开阀信号，从根源上解决数字阀切换时带来的流量冲击问题。该方法通过阀组间的阶跃响应数值仿真得到异步控制时长，而非在某一压力下单独测得具体阀门的响应时长，可以有效避免不同高压气流带来的压差影响下导致各阀门响应时长不同带来的控制影响。该技术在风洞试验的数字阀流量控制中首次使用，解决了数字阀切换导致的流量冲击问题以及某些流量目标点控制振荡的难题。
一种数字异步控制方法

[发明专利]通信装置与外部辅助设备之间在同步通信接口交换异步数据的系统-CN98802505.1无效
发明人： J·A·赫特切森四世 -专利权人：夸尔柯姆股份有限公司
申请日： 1998-02-11 - 公布日： 2003-10-15 - 主分类号： H04Q7/32 文献下载
摘要：一种便携通信装置(200)和辅助设备系统，它在同步数字接口(215)上提供便携通信装置(200)与外部辅助设备(214)之间的全双工异步通信。该系统包括产生第一同步数字语音信号的数字信号处理器(208)、产生第一异步数据信号的UART(232)以及产生同步控制命令信号的微处理器(210)。此系统进一步包括第一复用器(236)，用于在接口线(215)上复用第一同步数字语音信号、第一异步数据信号和同步控制命令信号。接口线将通信装置耦合到至少一个外部辅助设备(214)上。第二复用器与接口线相耦合，用于将第一同步数字语音信号和同步控制命令信号送至至少一个同步内部装置(217)和将第一异步数据信号送至异步内部装置(230)。
通信装置外部辅助设备之间同步接口交换异步数据系统

[发明专利]异步传输系统中的精密振荡器-CN03824556.6有效
发明人：卡提卡·普里哈蒂;肯尼思·W.·弗纳尔德 -专利权人：希格纳尔集成产品公司
申请日： 2003-09-15 - 公布日： 2005-11-23 - 主分类号： G06F1/12 文献下载
摘要：用于异步传输系统中的精密振荡器。具有串行异步通信功能的片上集成系统包括用于执行芯片上预定数字处理功能，并且具有用于生成温度补偿时钟的相关的片上自激时钟电路的处理电路。异步的片上通信设备用于与具有独立时间基准的片外异步通信设备进行数字通信，片上通信设备与片外异步通信设备之间通信的实现不需要时钟恢复。异步的片上通信设备的时基由温度补偿时钟导出。温度补偿时钟为处理电路以及异步的片上通信设备提供时间基准。
异步传输系统中的精密振荡器

[发明专利]基于数字延时的数字脉冲宽度调制器-CN201610602607.6在审
发明人：李洪涛;朱熠良;胡姗姗;庄珊娜;冯欣;齐全;陆晓明;朱金瑞;戴祥 -专利权人：南京理工大学;南京弘顺思诺电力科技有限公司
申请日： 2016-07-27 - 公布日： 2016-12-14 - 主分类号： H03K7/08 文献下载
摘要：本发明公开了一种基于数字延时的数字脉冲宽度调制器，由时钟生成模块、同步计数模块、数字延时模块和异步信号产生模块组成。其中时钟生成模块对输入时钟信号倍频后产生基础时钟信号输入到同步计数模块。同步计数模块产生粗调控制信号和初始控制信号分别输入到数字延时模块和异步信号产生模块。数字延时模块实现对粗调控制信号延时产生32路终止控制信号，然后由选择器选择一路对应的终止控制信号，并将其输入到异步信号产生模块。在异步信号产生模块中，终止控制信号与初始控制信号通过RS触发器输出最终的数字脉冲宽度调制（DPWM）信号。本发明通过数字延时模块对粗调控制信号进行精确时延可以实现更高精度的数字脉冲宽度调制（DPWM），具有较强的准确性、通用性以及适用性。
基于数字延时脉冲宽度调制器

[实用新型]按键组的结构改良-CN200620012703.7无效
发明人：陈道生 -专利权人：胜亚股份有限公司
申请日： 2006-04-07 - 公布日： 2007-06-13 - 主分类号： G06F3/02 文献下载
摘要：本实用新型按键组上设置有一切换开关，其切换开关可以切换该按键组与所连接电子装置的主键盘间数字锁键的同步或异步状态，其同步状态是按键组在使用时，会受到主键盘的数字锁键的状态影响，而异步状态是按键组在使用时，不会受到主键盘的数字锁键的状态影响，让使用者可随意选择为同步或异步状态。
按键结构改良

[发明专利]直流电源异步并联数字控制系统及其控制方法-CN201310420774.5有效
发明人：杜贵平;何莉丹 -专利权人：华南理工大学
申请日： 2013-09-16 - 公布日： 2014-03-12 - 主分类号： G05B19/042 文献下载
摘要：发明涉及直流电源异步并联数字控制系统及其控制方法，直流电源异步并联控制系统包括监控系统和N台直流电源模块，N≥2；所述监控系统包括DSP控制电路、串行通信电路、人机交互设备、异步控制电路及反馈电路；所述DSP控制电路分别与串行通信电路、人机交互设备、异步控制电路及反馈电路连接。本发明的直流电源异步并联数字控制系统可根据需要实现多电源模块的异步有序工作，真实控制并联的输出波形，快速实现电源系统的恒压、恒流或恒功率控制；具有工艺简单、布线极少、利于检修等优点；其控制方法采用数字化控制，操作简单，控制可靠，在恒电压模式时系统动态性能大大提高，可直接应用于数字化直流电源并联系统中。
直流电源异步并联数字控制系统及其控制方法

[发明专利]一种跨时钟电路的缺陷检测方法、装置及电子设备-CN202310540036.8在审
发明人：褚军舰;吴飞;邓淼;柴菁 -专利权人：上海燧原科技有限公司
申请日： 2023-05-12 - 公布日： 2023-08-01 - 主分类号： G06F11/36 文献下载
摘要：所述缺陷检测方法应用于集成电路的前端设计与验证阶段，所述集成电路包括多个跨时钟异步电路；所述跨时钟电路的缺陷检测方法包括：利用硬件描述语言对集成电路中的所述跨时钟异步电路进行描述，形成数字功能模型；在所述数字功能模型中，对所述跨时钟异步电路进行亚稳态现象的仿真设计；在所述数字功能模型中加入毛刺检测单元；使用测试用例对所述数字功能模型进行功能验证，以发现所述跨时钟异步电路的缺陷。
一种时钟电路缺陷检测方法装置电子设备

[发明专利]一种数字异步时钟重建装置-CN200710062738.0无效
发明人：陈培 -专利权人：陈培
申请日： 2007-01-16 - 公布日： 2007-07-18 - 主分类号： H04L25/02 文献下载
摘要：本发明公开了一种数字异步时钟重建装置，由数字信号输入接口、数字信号输出接口、异步FIFO存储器，非易失性存储器、通用处理器、第一时钟分配器、第二时钟分配器、第一带通滤波器、第二带通滤波器、数字频率合成器和高速晶振器组成；本发明装置将输入数字信号的时钟与输出数字信号的时钟相互独立，针对输入数字信号的时钟抖动的不确定问题，使用异步缓冲机制将输出数据相对于输入数据作滞后处理，这样当输入数字信号时钟与输出数字信号时钟存在短期的频率或相位差别时利用通用处理器对DDS的输出频率进行微调，从而消除输入数字信号时钟与输出数字信号时钟的长期频率差别，避免异步缓冲器溢出或者全空。这样保证了输出数字信号时钟的抖动与输入时钟的抖动无关，只受多路DDS芯片和时钟分配芯片的输出抖动性能影响。
一种数字异步时钟重建装置

[发明专利]一种数模混合芯片异步电路全定制方法及系统-CN201811622081.3有效
发明人：陆友威;陈岚 -专利权人：佛山中科芯蔚科技有限公司
申请日： 2018-12-28 - 公布日： 2023-05-09 - 主分类号： G06F30/36 文献下载
摘要：本发明公开了一种数模混合芯片异步电路全定制方法及系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，采用同步电路自动布局布线工具对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量；基于数字单元库，采用同步电路自动布局布线工具对异步电路结构的数字电路模块进行自动布局布线来提高布线效率。
一种数模混合芯片异步电路定制方法系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条