“基准晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3508224个，建议您升级VIP下载更多相关专利

[发明专利]一种带隙基准电压源电路-CN201510155912.0有效
发明人：李彬;欧健 -专利权人：深圳市芯联电子科技有限公司;深圳市正和兴电子有限公司
申请日： 2015-04-03 - 公布日： 2019-10-01 - 主分类号： G05F1/565 文献下载
摘要：本发明涉及一种的带隙基准电压源电路，包括：基准电路和启动电路，基准电路包括：第五PMOS晶体管、第六PMOS晶体管、第一NPN晶体管、第二NPN晶体管、第一电阻、第二电阻、第三电阻，用于产生基准电压输出Vref；启动电路用于为基准核心电路提供简并状态时的启动偏置电压，包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管；该电路结构简单
电阻带隙基准电压源电路基准电路启动电路基准核心电路电路结构基准电压偏置电压输出状态时简并

[发明专利]用于非易失性存储器中的基准晶体管的可变栅偏置-CN200480018151.4有效
发明人：高里尚卡尔·L·真达洛尔;拉杰什·A·拉奥;简·A·耶特 -专利权人：飞思卡尔半导体公司
申请日： 2004-04-30 - 公布日： 2006-08-02 - 主分类号： G11C16/00 文献下载
摘要：非易失性存储器(30)包括纳米晶体存储单(50、51、53)。存储单元晶体管(50、51、53)的编程和擦除阈电压随着编程/擦除操作的数目而升高。在读操作期间，基准晶体管(46)提供基准电流，以便与单元电流相比较。基准晶体管(46)是通过与用于制造存储单元晶体管(50、51、53)类似的工艺来制造的，但除了基准晶体管(46)不包括纳米晶体。通过使用类似的工艺来制造基准晶体管(46)和存储单元晶体管(50、51、53)两者，基准晶体管(46)的阈电压将跟踪存储单元晶体管(50、51、53)的阈电压偏移。读取控制电路(42)被用于对基准晶体管(46)的栅极进行偏置。读取控制电路(42)检测基准晶体管(46)的漏极电流，并调节栅极偏置电压，以便将基准电流维持在相对于单元电流基本恒定的值上。
用于非易失性存储器中的基准晶体管可变偏置

[发明专利]显示面板及其制作方法、显示装置-CN202011088577.4在审
发明人：王鑫乐;宋一帆;张宜驰;冯薏霖;韩文超;孙伟 -专利权人：北京京东方显示技术有限公司;京东方科技集团股份有限公司
申请日： 2020-10-13 - 公布日： 2022-04-15 - 主分类号： G09F9/30 文献下载
摘要：显示面板的周边区域设置感光薄膜晶体管结构，感光薄膜晶体管结构包括基准薄膜晶体管单元和感光薄膜晶体管单元，基准薄膜晶体管单元包括的基准薄膜晶体管与感光薄膜晶体管单元包括的感光薄膜晶体管的第一极与感光薄膜晶体管结构的信号输入端连接；基准薄膜晶体管的第二极与感光薄膜晶体管结构的第二信号线连接；感光薄膜晶体管的第二极与感光薄膜晶体管结构的第三信号线连接；基准薄膜晶体管的栅极均与感光薄膜晶体管结构的第一控制端连接，感光薄膜晶体管的栅极均与感光薄膜晶体管结构的第二控制端连接本公开能够在显示面板上集成感光薄膜晶体管结构，对环境光进行检测。
显示面板及其制作方法显示装置

[实用新型]显示面板及显示装置-CN202022265188.6有效
发明人：王鑫乐;宋一帆;张宜驰;冯薏霖;韩文超;孙伟 -专利权人：北京京东方显示技术有限公司;京东方科技集团股份有限公司
申请日： 2020-10-13 - 公布日： 2021-09-21 - 主分类号： G09F9/30 文献下载
摘要：显示面板的周边区域设置感光薄膜晶体管结构，感光薄膜晶体管结构包括基准薄膜晶体管单元和感光薄膜晶体管单元，基准薄膜晶体管单元包括的基准薄膜晶体管与感光薄膜晶体管单元包括的感光薄膜晶体管的第一极与感光薄膜晶体管结构的信号输入端连接；基准薄膜晶体管的第二极与感光薄膜晶体管结构的第二信号线连接；感光薄膜晶体管的第二极与感光薄膜晶体管结构的第三信号线连接；基准薄膜晶体管的栅极均与感光薄膜晶体管结构的第一控制端连接，感光薄膜晶体管的栅极均与感光薄膜晶体管结构的第二控制端连接本公开能够在显示面板上集成感光薄膜晶体管结构，对环境光进行检测。
显示面板显示装置

[发明专利]带隙基准电路及带隙基准芯片-CN202211145171.4有效
发明人：丁光彩 -专利权人：北京聚思芯半导体技术有限公司
申请日： 2022-09-20 - 公布日： 2023-06-13 - 主分类号： G05F1/567 文献下载
摘要：本公开涉及一种带隙基准电路及带隙基准芯片。带隙基准电路包括：电源、嵌位电路、第一晶体管、第二晶体管、等效电阻电路和基准电压输出电路；嵌位电路的输入端与电源相连，嵌位电路的输出端分别与所述第一晶体管和第二晶体管相连，用于控制第一晶体管的输入端和第二晶体管的输入端处于虚短路状态；等效电阻电路与第二晶体管的输出端相连，用于为等效电阻电路中的第一目标晶体管和第二目标晶体管提供电流，其中，等效电阻电路中的第一目标晶体管和第二目标晶体管工作在线性区；基准电压输出电路与等效电阻电路相连，用于根据等效电阻电路的电压生成基准电压。如此，可以有效减小电阻面积，进而减小带隙基准电路的面积，节约成本。
基准电路芯片

[发明专利]组合栅极基准电压源及其使用方法-CN201410181644.5有效
发明人：穆罕默德·阿尔-夏欧卡;亚历克斯·卡尔尼茨基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-04-30 - 公布日： 2016-11-09 - 主分类号： G05F1/56 文献下载
摘要：本发明提供了组合栅极基准电压源及其使用方法。基准电压源，该基准电压源包括配置为接收第一电流的组合栅极晶体管。该基准电压源还包括配置为接收第二电流的第一晶体管，该第一晶体管具有第一泄漏电流，其中，该第一晶体管以Vgs差分布置的方式与组合栅极晶体管连接。该基准电压源还包括配置为输出基准电压的输出节点，该输出节点连接至第一晶体管。该基准电压源还包括连接至输出节点的第二晶体管，该第二晶体管具有第二泄漏电流，其中，第一泄漏电流基本上等于第二泄漏电流。
组合栅极基准电压及其使用方法

[发明专利]一种超高电源纹波抑制比CMOS电压基准电路-CN202010733510.5有效
发明人：吴建辉;瞿剑;吴志强;谢祖帅;周全才 -专利权人：东南大学
申请日： 2020-07-27 - 公布日： 2022-02-18 - 主分类号： G05F1/567 文献下载
摘要：本发明公开了一种超高电源纹波抑制比CMOS电压基准电路，所述基准电路包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)；其中，第六晶体管(M6)、第七晶体管(M7)构成传统的二晶体管电压基准结构，第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)构成反馈结构，用于优化电压基准电路的性能参数；在二晶体管CMOS电压基准电路的漏极串联两个本征MOS管，并通过引入负反馈回路，使得二晶体管CMOS的漏极为低阻态，优化电路的电源纹波抑制比和线性灵敏度。
一种超高电源抑制 cmos 电压基准电路

[发明专利]温度和工艺补偿的电流基准电路-CN201410007047.0有效
发明人：刘永锋 -专利权人：意法半导体研发(深圳)有限公司
申请日： 2014-01-02 - 公布日： 2017-09-05 - 主分类号： G05F3/24 文献下载
摘要：本发明涉及温度和工艺补偿的电流基准电路。基准电流路径运载基准电流。第一晶体管耦合到基准电流路径。第二晶体管也耦合到基准电流路径。第一和第二晶体管并联连接以运载基准电流。第一晶体管由第一电压偏置(其是带隙电压加阈值电压)。第二晶体管由第二电压偏置(其是PTAT电压加阈值电压)。第一和第二晶体管因此被具有不同和相反温度系数的电压所偏置，结果是在第一和第二晶体管中流动的电流的温度系数是相反的并且基准电流因此具有低的温度系数。
温度工艺补偿电流基准电路

[实用新型]基准电流生成器电路-CN201420013208.2有效
发明人：刘永锋 -专利权人：意法半导体研发(深圳)有限公司
申请日： 2014-01-02 - 公布日： 2014-10-29 - 主分类号： G05F1/56 文献下载
摘要：本实用新型涉及基准电流生成器电路。基准电流路径运载基准电流。第一晶体管耦合到基准电流路径。第二晶体管也耦合到基准电流路径。第一和第二晶体管并联连接以运载基准电流。第一晶体管由第一电压偏置(其是带隙电压加阈值电压)。第二晶体管由第二电压偏置(其是PTAT电压加阈值电压)。第一和第二晶体管因此被具有不同和相反温度系数的电压所偏置，结果是在第一和第二晶体管中流动的电流的温度系数是相反的并且基准电流因此具有低的温度系数。
基准电流生成器电路

[发明专利]基准电压电路以及半导体装置-CN201811633844.4有效
发明人：坂口薰 -专利权人：艾普凌科有限公司
申请日： 2018-12-29 - 公布日： 2022-05-03 - 主分类号： G05F3/26 文献下载
摘要：本发明涉及基准电压电路以及半导体装置。一种基准电压电路，具有串联连接的耗尽型MOS晶体管和增强型MOS晶体管，并从增强型MOS晶体管的漏极输出基准电压，耗尽型MOS晶体管和增强型MOS晶体管的栅极被共同连接在一起，其中，耗尽型MOS晶体管至少具有串联连接的第一耗尽型MOS晶体管和第二耗尽型MOS晶体管，该基准电压电路具有电容器，该电容器的一端与第一耗尽型MOS晶体管的漏极连接，另一端与第一耗尽型MOS晶体管的源极连接。
基准电压电路以及半导体装置

[发明专利]数模转换器-CN201210045954.5有效
发明人：孙礼中;梅海涛 -专利权人：苏州科山微电子科技有限公司
申请日： 2012-02-27 - 公布日： 2012-07-04 - 主分类号： H03M1/66 文献下载
摘要：本申请公开了一种数模转换器，包括：基准电流源；基准电压源；基准晶体管，连接于基准电流源；若干电流源晶体管，与所述基准晶体管构成镜像电流源阵列；与电流源晶体管数目相同的开关装置，分别与对应的电流源晶体管连接，每个开关装置根据数字输入代码把与它连接的电流源晶体管的电流输出至求和电路；求和电路，包括第一运算放大器和电阻；第二运算放大器，其反相输入端与第一运算放大器的同相输入端共接后连接基准电压源，同相输入端与基准晶体管的漏极共接，所述第二运算放大器的输出端分别与基准晶体管和电流源晶体管的栅极连接。
数模转换器

[发明专利]基准电压的防过冲电路-CN202310473586.2有效
发明人：请求不公布姓名 -专利权人：上海灵动微电子股份有限公司
申请日： 2023-04-28 - 公布日： 2023-06-27 - 主分类号： H02M1/32 文献下载
摘要：本申请涉及集成电路技术领域，公开了一种基准电压的防过冲电路，包括：第一级防过冲单元，包括开关晶体管、第一下拉晶体管和分压电阻串，开关晶体管的源极耦合基准电压，栅极耦合基准电压准备延迟信号，漏极耦合第一下拉晶体管的漏极；第二级防过冲单元，包括第二下拉晶体管和第三下拉晶体管；第三级防过冲单元，包括第四下拉晶体管。基准电压产生模块产生并输出基准电压时，基准电压准备延迟信号晚于基准电压的产生被使能，开关晶体管导通，第一、第二和第三级防过冲单元根据基准电压的上升速度逐级下拉基准电压；基准电压准备延迟信号被使能时，开关晶体管关断，第一、第二和第三级防过冲单元停止下拉基准电压。本申请可以改善基准电压过冲。
基准电压电路

[发明专利]翻转栅极基准电流源及使用方法-CN201510099948.1有效
发明人：穆罕默德·阿尔-夏欧卡;亚历克斯·卡尔尼茨基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-03-06 - 公布日： 2018-01-26 - 主分类号： G05F1/567 文献下载
摘要：本发明提供了一种基准电流源，包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以Vgs减去布置与翻转栅极晶体管连接。跟踪电压生成器还包括被配置为输出跟踪电压的输出节点；和连接至输出节点的第二晶体管，第二晶体管具有第二漏电流。基准电流源还包括被配置为接收跟踪电压并且输出放大信号的放大器。基准电流源还包括被配置为接收放大信号并且引导基准电流流过其中的控制晶体管。基准电流源还包括与控制晶体管串联连接的控制电阻器。本发明还提供了一种使用基准电流源的方法。
翻转栅极基准电流使用方法

[发明专利]一种Bipolar工业基准电源芯片、电路以及电子设备-CN202310491760.6在审
发明人：张顺琳;池继富 -专利权人：上海芯稳微电子有限公司
申请日： 2023-05-04 - 公布日： 2023-08-15 - 主分类号： G05F1/56 文献下载
摘要：本发明提供了一种Bipolar工业基准电源芯片，通过将第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管；第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第一电容以及第二电容巧妙设计为一种三端可调分流调节器，创造性地实现了：当第一晶体管的基极用于输入第一基准电压时，Bipolar工业基准电源芯片可以保证控制端与第一电压输入端之间的电压稳定。可见，本发明提供的技术方案，可以提供更好的稳定性、更低的温度漂移和更低的基准电流，进而提高系统精度。
一种 bipolar 工业基准电源芯片电路以及电子设备

[发明专利]基准电压电路-CN202110955026.1在审
发明人：椎名美臣 -专利权人：艾普凌科有限公司
申请日： 2021-08-19 - 公布日： 2022-02-22 - 主分类号： G05F1/56 文献下载
摘要：提供基准电压电路，供给相对于电源电压的变动抑制了电压变动的基准电压。基准电压电路具有：基准电压发生电路，其产生基准电压，并具有向输出端子供给的输出线；以及输出控制电路，该输出控制电路具有：输出晶体管，该输出晶体管具有漏极、源极、以及被输入控制电压的栅极；以及稳定化晶体管，该稳定化晶体管具有漏极、与所述输出晶体管的源极连接的栅极、以及与所述输出晶体管的漏极连接的源极，该稳定化晶体管的栅极‑源极间电压构成为所述输出晶体管的饱和区中的漏极‑源极间电压以上，该输出控制电路控制基准电压向所述输出端子的供给
基准电压电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条