“全数字锁相环”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1802316个，建议您升级VIP下载更多相关专利

[实用新型]一种可对参考源相位进行补正的数字锁相环-CN202220959798.2有效
发明人：曾迎春;朱敏;温学斌;简和兵;邓意峰;李文龙;杨彩芳 -专利权人：成都金诺信高科技有限公司
申请日： 2022-04-25 - 公布日： 2022-10-11 - 主分类号： H03L7/085 文献下载
摘要：本实用新型公开了一种可对参考源相位进行补正的数字锁相环，属于锁相环技术领域，解决了现有技术在参考源发生瞬变时，输出源也会快速地自动跟踪瞬变信号，导致输出信号的相位发生大幅瞬变的问题，一种可对参考源相位进行补正的数字锁相环，包括数字鉴相器、数字控制单元、数字环路滤波器和压控振荡器，数字控制单元包括时间微分模块、频率瞬变检测模块、环路滤波器输出检测模块、参考源状态模块、参考源仲裁模块和相位牵引点补正模块。
一种参考相位进行补正数字锁相环

[发明专利]具有抖动的异步相位获取单元-CN200710187298.1有效
发明人：罗伯塔斯·劳伦丘斯·范德瓦尔克;保卢斯·亨德里克斯·洛德韦克·玛丽亚·施拉姆;道格拉斯·罗伯特·施蒂希 -专利权人：卓联半导体有限公司
申请日： 2007-11-19 - 公布日： 2008-05-21 - 主分类号： H03L7/08 文献下载
摘要：本发明提供了一种数字锁相环，所述数字锁相环包括用于接收采样输入信号并应用它的输出到数字鉴相器的第一输入的相位获取单元，用于产生数字输出的数字控制振荡器，和在数字域中耦合数字控制振荡器的数字输出到相位获取单元的第二输入的反馈路径
具有抖动异步相位获取单元

[发明专利]采用数字提取时钟作为模拟参考源的实现方法-CN200610035991.2有效
发明人：钱玫;杨波 -专利权人：京信通信技术（广州）有限公司
申请日： 2006-06-16 - 公布日： 2006-12-06 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及一种采用数字提取时钟作为模拟参考源的实现方法。主要是在远端机中，数字处理板的复用/解复用器负责从光纤中提取出时钟信号作为一级锁相环电路的参考源，经过一级锁相环电路锁相后进行时钟分发，给数字处理板上各个芯片提供同步信号，同时作为参考源经二级锁相环电路锁相后给模拟变频板提供本振如此，本发明使整个直放站系统的参考源都具有相关性，从而保证了系统的频率误差较小；再者避免使用昂贵的恒温控制晶体振荡器，可以大幅度地降低成本；此外，还可以自由选择各锁相环电路的级数和电压控制晶体振荡器与电压控制振荡器的频率
采用数字提取时钟作为模拟参考实现方法

[发明专利]一种用于锁相环片上灾难性故障检测的鉴频鉴相器-CN201410487847.7有效
发明人：吴建辉;閤兰花;黄成;李红;陈超;田茜 -专利权人：东南大学
申请日： 2014-09-22 - 公布日： 2017-08-04 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种用于锁相环片上灾难性故障检测的鉴频鉴相器，包括时钟产生单元、周期采样单元，充放电控制单元，相位频率探测单元；其中时钟产生单元，从参考信号产生两个时钟控制信号，不再需要片外的测试控制信号，本发明提供的用于锁相环灾难性故障检测的鉴频鉴相器结构，具有全数字、自动测试、低成本的特点。
一种用于锁相环片上灾难性故障检测鉴频鉴相器

[发明专利]一种锁相环锁定方法、锁相环电路及通信收发系统-CN201910525383.7有效
发明人：车大志;李方博;丁力;李芹 -专利权人：苏州兆凯电子有限公司
申请日： 2019-06-18 - 公布日： 2022-11-04 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种锁相环锁定方法、锁相环电路及通信收发系统，可编程分频器PDIV产生分频反馈信号接入初始相位对齐器IPA中的初始相位检测器IPD的反馈输入端，参考信号输入该初始相位检测器IPD的参考时钟输入端，该初始相位检测器IPD识别出该反馈信号和参考信号的相位差值，初始相位对齐器IPA中的第一有限状态机FSM接收该初始相位检测器IPD产生的与该相位差值对应数字结果，该第一有限状态机FSM累加该数字结果后控制初始相位对齐器IPA中的第一数字时间转换器DTC对该反馈信号或者该参考信号进行延时，解决了高频率低抖动要求下锁相环延缓锁定时间的问题，使得锁相环的鉴反区域的时间变短，锁相环很快进入正常的工作区域。
一种锁相环锁定方法电路通信收发系统

[实用新型]一种通信装置用频率合成组件-CN202022960000.X有效
发明人：王志恒;刘杰 -专利权人：成都迈威赛普科技有限公司
申请日： 2020-12-12 - 公布日： 2021-08-10 - 主分类号： H03L7/08 文献下载
摘要：本实用新型公开了一种通信装置用频率合成组件，包括频率合成器本体，频率合成器本体的内壁均设置有隔音板，隔音板的四角均设有固定螺栓，频率合成器本体的内部底端固定设置有电路板，电路板的顶部一侧固定设置有供电模块，供电模块远离电路板的一侧固定设置有数字单元，供电模块与数字单元的底部均通过焊锡的工艺与电路板进行连接；电路板的顶部的另一侧固定设置有锁相环，锁相环远离电路板的一侧固定设置有CPU。该种实用新型利用锁相环将数字单元的输出频率锁定在基准频率上，锁相环就可以在一个基准频率的基础上合成不同的频率；频率合成器本体内壁装载的隔音板以及盖板上的隔音棉能够有效的将锁相环所产生的噪音有效消除。
一种通信装置频率合成组件

[实用新型]一种数字锁相环装置-CN200520074906.4无效
发明人：李争齐 -专利权人：中兴通讯股份有限公司
申请日： 2005-08-22 - 公布日： 2006-10-25 - 主分类号： H03L7/08 文献下载
摘要：本实用新型公开了一种数字锁相环装置，包括：数字式锁相环、输入信号处理电路、时钟转换处理电路和其余功能处理电路；所述数字式锁相环接收一输入时钟信号，产生一输出时钟信号和一锁相信号；所述输入信号处理电路接收所述输入时钟信号和一输入数据本实用新型可以不对PLL的工作状态进行检测，不需要复位数字PLL，就可以完全正常工作。
一种数字锁相环装置

[发明专利]双模锁相环电路、振荡电路及振荡电路的控制方法-CN202110695613.1在审
发明人：章晋祥;简佑勋 -专利权人：円星科技股份有限公司
申请日： 2021-06-23 - 公布日： 2021-12-24 - 主分类号： H03L7/087 文献下载
摘要：本申请公开了一种锁相环电路、振荡电路和振荡电路的控制方法。所述锁相环电路包括鉴频鉴相电路、数字代码产生电路、分频器及振荡电路。所述数字代码产生电路用以处理所述第二控制信号以产生数字代码。所述分频器用以接收输出时钟以产生所述反馈时钟。所述振荡电路用以根据所述第一控制信号与所述数字代码产生所述输出时钟。所述第一控制参数与所述第二控制参数分别响应所述第一控制信号与所述数字代码来调整。所述锁相环电路能夠实现双模锁相环电路、节省面积及降低成本。
双模锁相环电路振荡控制方法

[发明专利]广播系统芯片的无晶体时钟产生系统-CN201210559882.6有效
发明人：李振彪 -专利权人：澜起科技（上海）有限公司
申请日： 2012-12-20 - 公布日： 2017-01-25 - 主分类号： H03L7/18 文献下载
摘要：本发明提供一种广播系统芯片的无晶体时钟产生系统，所述系统包括高频电感‑电容数字控制振荡器、第一分频器、分频器组、模拟锁相环、第二分频器、接收器、及数字信号处理器；第一分频器用于产生并输出所述模拟锁相环的基准时钟；分频器组用于产生并输出各种不同的数字时钟；模拟锁相环用于接收基准时钟，并产生振荡频率；第二分频器用于将模拟锁相环输出的频率进行分频，产生所需的本振频率；数字信号处理器用于接收和分析所述接收器输出的信号频率，得到本振频率和所接收到的信号频率的频率偏差，根据所述频率偏差调节高频电感‑电容数字控制振荡器。
广播系统芯片晶体时钟产生

[发明专利]提高直接数字式频率合成器频谱纯度的频率合成系统-CN200910264176.7无效
发明人：叶丰萍;张明珠 -专利权人：南京国睿安泰信科技股份有限公司
申请日： 2009-12-31 - 公布日： 2010-09-29 - 主分类号： H03L7/18 文献下载
摘要：一种提高直接数字式频率合成器频谱纯度的频率合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，它采用锁相环模块PLL为直接数字式频率合成模块DDS提供可变时钟，锁相环模块PLL提供的可变时钟满足：可变时钟的时钟频率为输出信号频率的整数倍。本发明通过改变直接数字式频率合成器的时钟频率，使得量化过程中产生的噪声最小，从而改善它的输出信号杂散指标，提高了输出信号的频谱纯度。
提高直接数字式频率合成器频谱纯度合成系统

[实用新型]一种D/A转换电路-CN201220736241.9有效
发明人：朱一儒;魏军生 -专利权人：河南中多科技发展有限公司
申请日： 2012-12-28 - 公布日： 2013-06-19 - 主分类号： H03M1/66 文献下载
摘要：一种D/A转换电路，涉及信号转换领域，包括信号输入端、非对称校正模块、数字锁相环模块、EFM解调器、误差校正模块、D/A接口、信号输出端和控制模块，信号输入端、非对称校正模块、数字锁相环模块、EFM解调器、误差校正模块、D/A接口和信号输出端形成基础转换电路；控制模块与EFM解调器连接形成控制调节电路；数字输入信号经信号输入端依次流过顺序串接的非对称校正模块、数字锁相环模块、EFM解调器、误差校正模块、
一种转换电路

[实用新型]一种用于CPT钟的3.4G数字锁相倍频器-CN201420074957.6有效
发明人：赵海清 -专利权人：成都天奥电子股份有限公司
申请日： 2014-02-21 - 公布日： 2014-07-09 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种用于CPT钟的3.4G数字锁相倍频器，主要解决了现有技术中存在的数字锁相倍频电路很难实现高性能的CPT钟的问题。该一种用于CPT钟的3.4G数字锁相倍频器包括锁相环芯片，输入端与锁相环芯片相连的环路滤波器，输入端与环路滤波器相连的压控振荡器，输入端与压控振荡器相连的功分器，输入端分别与功分器相连的衰减器和正交混频器，输出端分别与锁相环芯片相连的压控温补晶振和FPGA，输入端与FPGA相连、输出端与正交混频器相连的两路D/A转换器，所述正交混频器的输出端与锁相环芯片相连，所述压控温补晶振的输出端与FPGA相连。通过上述方案，本实用新型达到了技术指标较优、数字化程度高且实施方便的目的，具有很高的实用价值和推广价值。
一种用于 cpt 3.4 数字倍频器

[发明专利]时间-数字转换器以及转换方法-CN202011405155.5在审
发明人：吴靖大;李羲显 -专利权人：现代摩比斯株式会社
申请日： 2020-12-04 - 公布日： 2021-06-18 - 主分类号： H03L7/23 文献下载
摘要：本发明涉及一种时间‑数字转换器及转换方法，根据本发明的一实施例的时间‑数字转换器,包括：锁相环部，利用锁相环对输入参考时钟进行倍增；计数部，对所述倍增后的参考时钟进行计数，并记录输入信号的边沿位置；延迟锁相环部，利用延迟锁相环将所述倍增的参考时钟分解为多相时钟，并在所述所分解的多相时钟中感测所述所记录输入信号的边沿位置部分来记录精细边沿位置；以及控制部，利用所述所记录的边沿位置及所述所记录的精细边沿位置来计算所述输入信号的开始信号和停止信号之间的飞行时间的时间差
时间数字转换器以及转换方法

[发明专利]数字锁相环-CN201010603126.X无效
发明人：内纳德·帕夫洛维克;约瑟夫·雷内鲁斯·玛丽亚·伯格威特 -专利权人： NXP股份有限公司
申请日： 2010-12-21 - 公布日： 2011-06-29 - 主分类号： H03L7/08 文献下载
摘要：一种数字锁相环(300)，配置为接收参考时钟信号(302)和信道控制字(308)，并且产生输出时钟信号(304)。所述数字锁相环包括可调节延迟元件(306)，配置为：接收参考时钟信号(302)，根据时间延迟控制信号(316)向参考时钟信号(302)应用时间延迟；以及提供延迟的参考时钟信号(318)。所述数字锁相环还包括定时元件(320)，配置为处理延迟的参考时钟信号(318)和输出时钟信号(304)，并且产生表示输出时钟信号(304)的相位的第一控制信号(322)；参考累加器(310)，配置为接收信道命令字所述数字锁相环也包括控制器(314)，配置为处理第一和第二控制信号(322、312)，并且产生DCO控制信号(326)，用于根据第一和第二控制信号(322、312)来设置数字受控振荡器(328)的频率；以及数字受控振荡器(328)，配置为根据DCO控制信号(326)产生输出时钟信号(304)。
数字锁相环

[发明专利]数字锁相环-CN03803226.0有效
发明人： H·－J·科赫恩;M·祖普克 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-02-03 - 公布日： 2005-06-22 - 主分类号： H03D3/24 文献下载
摘要：本发明涉及用于对中频信号进行解调的数字锁相环(PLL)12。数字锁相环12在其相位检测器中包括两个坐标旋转数字计算机24和30。
数字锁相环