“乘法公式”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果64456个，建议您升级VIP下载更多相关专利

[实用新型]一种九九乘法表学习机-CN201922219370.5有效
发明人：张代兵;袁启;张迪舜;吴闻曦 -专利权人：长沙市游刃智能科技有限公司
申请日： 2019-12-11 - 公布日： 2020-07-31 - 主分类号： G09B5/06 文献下载
摘要：本实用新型公开了一种九九乘法表学习机，用于小孩的乘法表启蒙学习，包括机体、电源模块、按键模块、处理模块、第一显示模块、第二显示模块和语音模块；第二显示模块呈矩形且安装于机体的正面，按键模块包括沿第二显示模块长度方向依次布置的第一按键组，以及沿第二显示模块宽度方向依次布置的第二按键组；第一显示模块用于对按下第一按键组和第二按键组中的数字键的乘积公式或/和乘积结果进行数字显示；第二显示模块用于对按下第一按键组和第二按键组中的数字键的乘积进行点数显示
一种九九乘法表学习机

[发明专利]一种可重构定浮点通用乘法器-CN201710189006.1在审
发明人：潘红兵;朱杏伟;李丽;王晨曦;王宇宣;秦子迪;陈金锐;李伟;何书专 -专利权人：南京大学
申请日： 2017-03-27 - 公布日： 2017-07-14 - 主分类号： G06F7/523 文献下载
摘要：本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
一种可重构定浮点通用乘法器

[发明专利]具有网格融合的混合精度神经网络加速器区块-CN202210653239.3在审
发明人： H.A.A.阿布德拉齐兹;A.沙菲阿德斯塔尼;J.H.哈松 -专利权人：三星电子株式会社
申请日： 2022-06-09 - 公布日： 2022-12-20 - 主分类号： G06N3/063 文献下载
摘要：公开了一种神经网络加速器，包括乘法单元、加法器树单元和累加器单元。乘法单元和加法器树单元被配置为执行网格乘法操作。累加器单元耦接到加法器树的输出，以从由乘法单元和加法器树单元执行的网格乘法运算形成点积值。乘法单元包括执行基于网格乘法的运算并输出乘积值的n个乘法器单元。每个乘法器单元包括多个乘法器。每个乘法器单元接收第一和第二被乘数，每个被乘数包括最高有效半字节(MSN)和最低有效半字节(LSN)。每个乘法器单元中的乘法器接收被乘数的MSN和LSN的不同组合。乘法单元和加法器可以提供混合精度点积计算。
具有网格融合混合精度神经网络加速器区块

[发明专利]乘法运算共用的执行方法、片上系统、电子设备及介质-CN202210893606.7在审
发明人：刘元明;关启燊;王胜仁;丁于晴 -专利权人：安谋科技（中国）有限公司
申请日： 2022-07-27 - 公布日： 2022-11-01 - 主分类号： G06F7/52 文献下载
摘要：本申请涉及数据处理技术领域，公开了一种乘法运算共用的执行方法、片上系统、电子设备及介质。电子设备包括：标量处理器、向量处理器。在向量处理器配置为用于执行不具备向量特征的浮点乘法运算时，此时标量处理器包括标量乘法单元，标量乘法单元则可用于进行整数乘法运算，与向量处理器不包括向量的乘法运算。方法包括：获取向量处理器中待进行乘法运算的数据；将向量处理器中待进行乘法运算的数据发送至标量乘法单元，并通过标量乘法单元进行整数乘法运算，获取整数乘法运算结果；之后将整数乘法运算结果发送至向量处理器中进行处理，获取最后浮点乘法运算结果。基于上述方案，能够有效减小乘法器在片上系统中的占用面积。
乘法运算共用执行方法系统电子设备介质

[发明专利]基于泰勒多项式逼近的直接数字频率合成器-CN202210745710.1在审
发明人：姚剑锋;袁凤江;张顺 -专利权人：佛山市蓝箭电子股份有限公司
申请日： 2022-06-29 - 公布日： 2022-09-02 - 主分类号： H03L7/16 文献下载
摘要：DEST_PATH_IMAGE002A.JPG" imgContent="drawing" imgFormat="JPEG" orientation="portrait" inline="yes" />乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：乘法器转化而成的实际角度值
基于泰勒多项式逼近直接数字频率合成器

[发明专利]一种复合有限域乘法器-CN201110267272.4有效
发明人：唐韶华;易海博 -专利权人：华南理工大学
申请日： 2011-09-09 - 公布日： 2012-01-11 - 主分类号： G06F7/52 文献下载
摘要：本发明公开了一种复合有限域乘法器，包括控制器、输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接，所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。本发明通过GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器实现了三个运算数的乘法运算，在计算GF((2n)m)上的三个运算数的乘法上相对于现有的乘法器有着明显的速度优势。
一种复合有限乘法器

[实用新型]一种复合有限域乘法器-CN201120338507.X有效
发明人：唐韶华;易海博 -专利权人：华南理工大学
申请日： 2011-09-09 - 公布日： 2012-05-09 - 主分类号： G06F7/72 文献下载
摘要：本实用新型公开了一种复合有限域乘法器，包括控制器、输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接，所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。本实用新型通过GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器实现了三个运算数的乘法运算，在计算GF((2n)m)上的三个运算数的乘法上相对于现有的乘法器有着明显的速度优势。
一种复合有限乘法器

[发明专利]浮点乘法运算处理的系统和方法-CN201880081659.0有效
发明人： A·丹尼什;E·普朗德克;E·马胡林 -专利权人：高通股份有限公司
申请日： 2018-12-11 - 公布日： 2021-03-12 - 主分类号： G06F7/523 文献下载
摘要：处理器包括整数乘法器，整数乘法器被配置为执行整数乘法指令来将浮点乘法运算的至少一个浮点操作数的有效数字位相乘。该处理器还包括浮点乘法器，浮点乘法器被配置为关于浮点乘法运算的中间结果以及至少一个浮点操作数来执行专用浮点乘法累加指令，以生成最终的浮点乘法结果。
浮点乘法运算处理系统方法

[发明专利]伽罗瓦域乘法/乘法一加法乘法累加-CN02826084.8有效
发明人：约瑟夫·斯坦;海姆·普里姆;亚尼维·萨皮尔 -专利权人：阿纳洛格装置公司
申请日： 2002-12-02 - 公布日： 2005-04-20 - 主分类号： G06F7/00 文献下载
摘要：一种伽罗瓦域乘法/乘法－加法/乘法－累加系统(10)，包括一个将伽罗瓦域上的两个带系数的多项式相乘以获得乘积的乘法器电路；一个响应乘法器电路，预测该多项式乘积对一个不可约分多项式的模余数的伽罗瓦域线性变换电路；用来为伽罗瓦域线性变换器电路提供一组系数以对一个预定的不可约分多项式预测模余数的存储电路；以及一个伽罗瓦域加法器电路，在伽罗瓦域将乘法器电路的乘积与带系数的第三多项式相加，以在单个周期中执行乘法和加法运算
伽罗瓦域乘法加法累加

[发明专利]点积乘法器机制-CN202011024871.9在审
发明人： N·马修;S·马瓦哈;A·加格 -专利权人：英特尔公司
申请日： 2020-09-25 - 公布日： 2021-05-14 - 主分类号： G06F17/16 文献下载
摘要：本公开的发明名称是“点积乘法器机制”。一种用于促进矩阵乘法运算的设备。该设备包括乘法硬件，所述乘法硬件用于在点积模式中操作，其中包含在乘法硬件中的乘法阶段被配置为多个位向量（N）的点积，以对多个被乘数执行N×N乘法运算，并且对NxN乘法运算的结果执行加法运算。
乘法器机制

[发明专利]使用自混频的倍频-CN201280020851.1有效
发明人：高翔;C-H·林;林莉 -专利权人：马维尔国际贸易有限公司
申请日： 2012-04-18 - 公布日： 2014-01-01 - 主分类号： H03B19/00 文献下载
摘要：具有对应的方法和多功能无线电装置的倍频器包括：N个乘法器，其中N是大于1的整数；其中乘法器被串联连接以使得除乘法器中的第一乘法器以外、乘法器中的每个乘法器被配置为将周期性输入信号与乘法器中的另一相应乘法器的输出混频；其中乘法器中的第一乘法器被配置为将周期性输入信号与周期性输入信号混频。
使用混频倍频

[发明专利]一种乘法运算装置及方法-CN201811076950.7在审
发明人：鲁勇;周韧研 -专利权人：北京探境科技有限公司
申请日： 2018-09-14 - 公布日： 2019-01-29 - 主分类号： G06F7/523 文献下载
摘要：本发明公开一种乘法运算装置及方法，调用乘数输入模块向乘法器输入给定位宽的乘数；调用高低位拆分模块将给定位宽乘数的高位和低位进行拆分；调用补位模块对拆分后的位值进行补位；调用乘法运算模块对补位后的位值按照给定的乘法模式进行乘法运算，获取对应于乘法模式的运算结果；调用分时输送模块将根据第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果，按照给定的顺序分时被选中并送入加法器；调用结果累加模块对输送到加法器的乘法运算结果进行累加本发明通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题，降低了乘法运算的复杂度。
乘法模式调用乘法运算乘数乘法器补位乘法运算装置加法器低位分时位宽运算乘法运算结果乘法运算模块乘数输入调用结果累加模块输送模块运算结果分模块复杂度高低位累加选中送入

[发明专利]一种有限域乘法器及实现方法-CN202310145925.4在审
发明人：周斌 -专利权人：航天科工空间工程网络技术发展（杭州）有限公司
申请日： 2023-02-14 - 公布日： 2023-06-27 - 主分类号： G06F7/72 文献下载
摘要：本发明实施例公开了一种有限域乘法器及实现方法。在一具体实施方式中，该乘法器包括第一乘法运算模块，用于对第一阵列和第一运算数在所述有限域上进行乘法运算，获得第一乘法运算结果；第二乘法运算模块，用于对第二阵列和第二运算数在所述有限域上进行乘法运算，获得第二乘法运算结果；第三乘法运算模块，用于对第三阵列和所述第二乘法运算结果在所述有限域上进行乘法运算，获得第三乘法运算结果；求和运算模块，用于对所述第三乘法运算结果和所述第一乘法运算结果在所述有限域上进行求和运算，获得求和运算结果；校正模块，用于对所述第一加法运算结果的待校正的比特位进行校正，获得所述第一运算数和所述第二运算数的有限域乘法结果。
一种有限乘法器实现方法

[发明专利]多项式运算电路和信号处理装置-CN202211527310.X在审
发明人：曾智鸣;宣学雷 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-11-30 - 公布日： 2023-03-10 - 主分类号： G06F7/523 文献下载
摘要：多项式运算电路例如包括：多个乘法器；多个加法器，与多个乘法器一一对应，多个加法器与多个乘法器相互交替、并依次连接；其中，每个乘法器包括第一乘法输入端、第二乘法输入端和乘法输出端，每个加法器包括第一加法输入端、第二加法输入端和加法输出端；多个乘法器的多个第二乘法输入端相连接，多个乘法器中的目标乘法器的乘法输出端连接于与目标乘法器对应的目标加法器的第二加法输入端，目标加法器的加法输出端连接于比目标乘法器的低一阶的乘法器的第一乘法输入端
多项式运算电路信号处理装置

[实用新型]多项式运算电路和信号处理装置-CN202223203586.0有效
发明人：曾智鸣;宣学雷 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-11-30 - 公布日： 2023-06-13 - 主分类号： G06F7/523 文献下载
摘要：多项式运算电路例如包括：多个乘法器；多个加法器，与多个乘法器一一对应，多个加法器与多个乘法器相互交替、并依次连接；其中，每个乘法器包括第一乘法输入端、第二乘法输入端和乘法输出端，每个加法器包括第一加法输入端、第二加法输入端和加法输出端；多个乘法器的多个第二乘法输入端相连接，多个乘法器中的目标乘法器的乘法输出端连接于与目标乘法器对应的目标加法器的第二加法输入端，目标加法器的加法输出端连接于比目标乘法器的低一阶的乘法器的第一乘法输入端
多项式运算电路信号处理装置