“串行数据接收电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4791680个，建议您升级VIP下载更多相关专利

[发明专利]串行数据接收器电路装置和串行数据接收方法-CN201110035433.7无效
发明人：早坂和美;岩月龙二 -专利权人：富士通株式会社
申请日： 2011-01-31 - 公布日： 2011-08-10 - 主分类号： G06F13/40 文献下载
摘要：本发明涉及一种串行数据接收器电路装置以及串行数据接收方法。该串行数据接收器电路装置用于接收以第一位长度定界的串行数据，该电路装置包括：串行/并行转换器电路，将串行数据转换为具有小于第一位长度的第二位长度的并行数据；数据保存电路，保存多个并行数据；检测器电路，检测接收到的串行数据中的定界符位置；检测位置保存电路，生成用于选择数据保存电路中存储的并行数据中包括的数据的选择信号；以及选择器电路，基于选择信号从数据定界符位置开始以第二位长度为单位选择数据。
串行数据接收器电路装置接收方法

[实用新型]一种并口读写SPI接口的控制装置-CN201820328204.1有效
发明人：党宗学 -专利权人：党宗学
申请日： 2018-03-12 - 公布日： 2018-09-25 - 主分类号： G06F13/38 文献下载
摘要：一种并口读写SPI接口的控制装置，包括时钟分频控制电路，并口控制电路，片选信号控制电路，串行数据发送电路，串行数据接收电路。其中，时钟分频控制电路输出端接片选信号控制电路输入端；片选信号控制电路输出端接串行数据发送电路输入端，接串行数据接收电路输入端；并口控制电路输出端接串行数据发送电路输入端；串行数据接收电路输出端接并口控制电路输入端
输入端串行数据发送电路串行数据接收电路并口控制电路控制装置并口控制电路输出端控制电路片选信号时钟分频输出端读写信号控制电路接片外设

[发明专利]液晶驱动电路-CN200810181943.3有效
发明人：德永哲也;山形嘉之;大泽康夫;后藤贤介 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2008-11-28 - 公布日： 2009-12-09 - 主分类号： G09G3/18 文献下载
摘要：本发明提供一种液晶驱动电路，是防止变更成错误的工作比驱动状态，并读入对应不同工作比驱动状态的串行数据，以防止进行非意图的显示。本发明的液晶驱动装置具备有：液晶驱动信号产生电路(30)，是根据串行数据接收电路(10)所接收的串行数据，产生用以使液晶显示区段点亮或熄灭的驱动信号，并可切换成1/4工作比驱动与1/3工作比驱动；以及状态设定电路，当串行数据接收电路(10)接收到对应1/4工作比驱动的串行数据时，根据识别数据将液晶驱动信号产生电路(30)设定成1/4工作比驱动状态，之后，当串行数据接收电路(10)接收到对应1/3工作比驱动的串行数据时，禁止串行数据读入至液晶驱动信号产生电路(30)。
液晶驱动电路

[发明专利]接口控制电路-CN200810091327.9有效
发明人：林敬雄 -专利权人：联咏科技股份有限公司
申请日： 2008-04-07 - 公布日： 2009-10-14 - 主分类号： G06F13/42 文献下载
摘要：一种接口控制电路，包括物理层接收器、通道接收器、桥接电路、传送器指令编码器、通道传送器以及物理层传送器。物理层接收器接收串行数据，并将串行数据转换为并行数据，且依据串行数据而决定以高速传输模式或低功率传输模式传送并行数据。通道接收器接收并解码并行数据。桥接电路输出解码后的并行数据。若串行数据包括读取指令，传送器指令编码器用以编码并行数据。通道传送器从桥接电路接收目标并行数据，并依据编码后的并行数据以低功率传输模式传送目标并行数据。物理层传送器将目标并行数据转换为目标串行数据并输出目标串行数据。
接口控制电路

[发明专利]串行/解串行电路、串行数据接收方法和芯片-CN202180093117.7在审
发明人：陈雨 -专利权人：华为技术有限公司
申请日： 2021-03-19 - 公布日： 2023-10-13 - 主分类号： H04L25/14 文献下载
摘要：一种串行/解串行电路、串行数据接收方法和芯片，涉及芯片间通信领域，用于缩短多通道的串行/解串行电路的建链时间。串行/解串行电路(40)包括第一接收通道(41)和第二接收通道(42)；第一接收通道(41)包括时钟数据恢复电路(412)和第一串并转换电路(411)；第二接收通道(42)包括第二串并转换电路(421)；第一串并转换电路(411)接收第一串行数据，进行模数转换和串并转换；第二串并转换电路(421)接收第二串行数据，进行模数转换和串并转换；时钟数据恢复电路(412)从第一串行数据中得到第一时钟信号，并向第一串并转换电路(411)和第二串并转换电路(421)输出第一时钟信号。
串行电路数据接收方法芯片

[发明专利]源极驱动器以及显示装置-CN202210238683.9在审
发明人：石井宏明 -专利权人：蓝碧石科技株式会社
申请日： 2022-03-10 - 公布日： 2022-09-30 - 主分类号： G09G3/36 文献下载
摘要：本发明提供一种以简易的结构来进行数据接收部的异常探测的源极驱动器以及显示装置。源极驱动器包括：第一数据接收部，经由第一传输线来接收串行数据信号；选择器，根据切换信号，输出来自第一传输线以及第二传输线的其中任一者的串行数据信号；第二数据接收部，接收从选择器输出的串行数据信号；第一串行并行转换电路，对第一数据接收部所接收的串行数据信号进行串行并行转换，并作为第一并行数据而输出；第二串行并行转换电路，对第二数据接收部所接收的串行数据信号进行串行并行转换，并作为第二并行数据而输出；以及比较电路，在选择器输出来自第一传输线的串行数据信号的情况下，对第一并行数据与第二并行数据进行比较，并输出比较结果。
驱动器以及显示装置

[发明专利]带有线序自适应功能的串行数据收发电路及其控制方法-CN201210229095.5有效
发明人：刘振宇;张学艳;李国龙;张海英 -专利权人：中国科学院微电子研究所
申请日： 2012-07-03 - 公布日： 2014-01-22 - 主分类号： H04L1/22 文献下载
摘要：本发明公开了一种带有线序自适应功能的串行数据收发电路及其控制方法，该电路包括串行数据发送端信号处理模块和串行数据接收端信号处理模块，其中，该串行数据发送端信号处理模块的前端与串行数据发送端信号生成模块连接，后端与串行信号传输信道连接；该串行数据接收端信号处理模块的前端与串行信号传输信道连接，后端与串行数据接收端信号接收模块连接。本发明提供的带有线序自适应功能的串行数据收发电路及其控制方法，不但能够较好的检测由于串行信号传输中的线序错误，而且可以自适应调整串行信号线序，使数据收发两端得以正确地传输数据。同时本发明有较好的通用性，可以应用于各种有线或无线等传输信道中的各种制式串行数据传输。
有线自适应功能串行数据收发电路及其控制方法

[发明专利]接收串行数据的电路-CN202110190125.5在审
发明人：阿姆鲁·哈沙巴;A·阿米尔克汉尼 -专利权人：三星显示有限公司
申请日： 2021-02-18 - 公布日： 2021-08-13 - 主分类号： G05F1/625 文献下载
摘要：一种用于接收串行数据的电路。在一些实施例中，该电路具有用于接收模拟输入信号的输入，并且包括用于相对于第一参考电压采样模拟输入信号的第一采样器、用于相对于第二参考电压采样模拟输入信号的第二采样器以及参考电压控制电路。第二参考电压可以具有与第一参考电压的符号相反的符号；并且参考电压控制电路被配置成基于模拟输入信号的第一样本来调节第一参考电压或第二参考电压，第一样本是在与串行数据中的前面是1比特并且后面是1比特的1比特相对应的采样时间处采集的
接收串行数据电路

[发明专利]一种异步接收串行数据的方法及装置-CN201410654561.3有效
发明人：刘伯安 -专利权人：刘伯安
申请日： 2014-11-18 - 公布日： 2020-06-09 - 主分类号： G06F13/38 文献下载
摘要：本发明提供的方法及装置，以异步方式接收串行数据，降低了对发送时钟和接收时钟频率差和稳定性的要求，可以普适的不加区分的接收任意物理层协议的串行数据，包括同步串行数据和异步串行数据，只需要将接收到的串行数据信号限幅放大及延迟即可，没有复杂的模拟电路，电路结构简单可靠且易于实现，触发器电路的最高时钟频率就是最高数据传输速率，低成本、高性能、普适性，使其可以广泛的被用来高速传输数据。
一种异步接收串行数据方法装置

[发明专利]数据串行化电路-CN201710100392.2有效
发明人：林士钧;罗仁鸿;陈慕蓉;林永正 -专利权人：联咏科技股份有限公司
申请日： 2017-02-23 - 公布日： 2020-12-04 - 主分类号： H03M9/00 文献下载
摘要：数据串行化电路。该数据串行化电路包含延迟电路、数据串行器、第一数据采样器和第二数据采样器。延迟电路接收输入时钟信号且产生多个延迟时钟信号。数据串行器接收并行数据和延迟时钟信号的最终级延迟时钟信号，且根据最终级延迟时钟信号将并行数据转换为串行数据。其中，第一数据采样器根据第一延迟时钟信号对串行数据采样以产生第一输出串行数据，且第二数据采样器根据第二延迟时钟信号对第一输出串行数据采样以产生第二输出串行数据。
数据串行电路

[发明专利]扫描仪的双向序列控制方法及装置-CN02100135.9无效
发明人：曾尚文;陈俊仁;王国任 -专利权人：力捷电脑股份有限公司
申请日： 2002-01-09 - 公布日： 2003-07-30 - 主分类号： H04N1/04 文献下载
摘要：一种扫描仪的双向序列控制方法与装置，其由一并列转串行电路，可根据一同步时序与一数据位移/加载信号，来将一传送并列数据转换为一传送串行数据。一双向缓冲器，在一选通信号中的数据传送周期，可根据一串行数据传送信号，来传送此传送串行数据，在选通信号中的数据接收周期，可接收以一串行数据接收信号为根据的所传送的一接收串行数据，在此选通信号中的传送转接收周期以及，一串行转并列电路，可根据此同步时序，来将此接收串行数据转换为一接收并列数据。
扫描仪双向序列控制方法装置

[发明专利]显示数据接收电路和显示面板驱动器-CN200710128636.4无效
发明人：米山辉 -专利权人：恩益禧电子股份有限公司
申请日： 2007-07-09 - 公布日： 2008-01-09 - 主分类号： G09G3/36 文献下载
摘要：本发明的显示数据接收电路包括：PLL电路25，用于响应差分时钟信号CLK和/CLK，产生其频率是该差分时钟信号CLK和/CLK的频率的整数倍的内部时钟信号ICLK；以及串行/并行转换电路23，用于与该内部时钟信号ICLK同步，接收用于发送显示数据的串行数据信号，而且通过对该串行数据信号执行串行/并行转换，产生并行数据信号。配置该串行/并行转换电路23，以便可以执行响应该内部时钟信号ICLK的上升沿和下降沿之一接收串行数据信号的单沿操作以及响应该内部时钟信号ICLK的上升沿和下降沿二者接收串行数据信号的双沿操作。此外，配置PLL电路25，以便可以改变该内部时钟信号ICLK的频率。
显示数据接收电路面板驱动器

[发明专利]一种用于串行接口的并行数据位宽变换电路-CN201910243521.2有效
发明人：王自强;李貌;张春;王志华 -专利权人：清华大学
申请日： 2019-03-28 - 公布日： 2020-10-27 - 主分类号： G06F13/40 文献下载
摘要：一种用于串行接口的并行数据位宽变换电路，包括发射端并行数据位宽变换电路和接收端并行数据位宽变换电路。在高速串行接口发射端，数据源根据要求输入10/20/40位的并行数据，经过发射端并行数据位宽变换电路，输出40位的并行数据，供实现并串转换功能的发射机使用。在高速串行接口接收端，实现串并转换功能的接收机恢复出40位的并行数据，经过接收端并行数据位宽变换电路，根据要求输出10/20/40位并行数据，供信号处理电路使用。该并行数据位宽变换电路结构简单，延时较小，易于实现。
一种用于串行接口并行数据变换电路

[实用新型]一种一次性可编程存储器控制器及集成电路-CN201520103069.7有效
发明人：杨维;张文荣;陆健;王成;王鹏;徐学良 -专利权人：上海晟矽微电子股份有限公司
申请日： 2015-02-12 - 公布日： 2015-11-18 - 主分类号： G11C17/16 文献下载
摘要：本实用新型公开一种一次性可编程存储器控制器，包括：一解锁电路，该解锁电路接收一电平信号以及一串行数据信号，当该电平信号以及该串行数据信号满足一特定时序时，发送一解锁信号；一指令译码电路，该指令译码电路与该解锁电路连接，当该指令译码电路接收到该解锁信号时，该指令译码电路接收该串行数据信号中的指令码以及一串行时钟信号并执行译码操作；一编程电路，该编程电路与该指令译码电路连接，该编程电路根据该指令译码电路输出的一开始编程信号接收该串行数据信号以及串行时钟信号，并将该串行数据信号中的数据写入该一次性可编程存储器。本实用新型还公开了一种集成电路。
一种一次性可编程存储器控制器集成电路

[发明专利]菊花链模式进入序列-CN202080059928.0在审
发明人： V·奎凯姆波伊克斯 -专利权人：微芯片技术股份有限公司
申请日： 2020-08-28 - 公布日： 2022-04-15 - 主分类号： G06F13/42 文献下载
摘要：菊花链中的节点包括：串行数据输入端口，该串行数据输入端口被配置为从电子设备接收输入；串行数据输出端口，该串行数据输出端口被配置为向另一电子设备发送输出；芯片选择输入端口，该芯片选择输入端口被配置为从主控制单元接收输入；定时器；以及接口电路。该接口电路可以被配置为在菊花链模式中将在串行数据输入端口处接收到的数据复制到串行数据输出端口，并且在芯片选择输入端口上接收到芯片选择信号的改变边沿时，启动定时器。该接口电路可以被配置为在完成将由定时器确定的时间时进入菊花链模式。
菊花模式进入序列

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条